PowerPC e6500 er en Power ISA -baseret multi-threaded 64-bit kerne til Freescale Semiconductors (nu en del af NXP ) QorIQ AMP serie SoC chips , der deler det fælles navneskema: "Txxxx". De første prøver lavet ved hjælp af 28nm-processen blev tilgængelige i begyndelsen af 2012, og fuld produktion begyndte i slutningen af 2012.
Kernen er den første multi-threaded kerne udviklet af Freescale og geninkorporerer en forbedret version af AltiVec til sine produkter. Den har et revideret hukommelsesundersystem fra den tidligere implementering med fire e5500-kerner pr. CPU, en stor L2-cache deles, og e6500-kernerne understøtter op til otte CPU-grupper til meget store multiprocessing-implementeringer. Multithreading tillader to virtuelle kerner pr. hard core og er organiseret som en 2x2 superskalar. En enkelt virtuel kerne i en e6500 kan ofte præstere bedre end en hel e5500-kerne, da Freescale i det væsentlige duplikerer meget af logikken i stedet for blot at gengive den, foruden andre kerneimplementeringsforbedringer.
Hver kerne har fem heltalsblokke (fire simple og en kompleks), to load-store blokke, en 128-bit AltiVec blok , 32 + 32 KB instruktion og L1 data caches. Frekvensområdet er op til 2,5 GHz, og kernen er designet til at være yderst konfigurerbar gennem CoreNet-rammeværket og imødekomme de specifikke behov for indlejrede applikationer med funktioner såsom multi-core drift og on-chip application processing accessory (APU) interface .
powerpc-notebook.org hjemmeside - NXP QorIQ T2080 baseret bærbar projekt baseret på PowerPC e6500.
| POWER arkitektur | |
|---|---|
| historisk | |
| Nuværende | |
| relaterede emner | |
| Digitale processorteknologier | |||||||||
|---|---|---|---|---|---|---|---|---|---|
| Arkitektur | |||||||||
| Instruktionssæt arkitektur | |||||||||
| maskinord | |||||||||
| Parallelisme |
| ||||||||
| Implementeringer | |||||||||
| Komponenter | |||||||||
| Strømstyring | |||||||||
| Processorarkitekturer baseret på RISC- teknologier | |
|---|---|