SuperH ( eller SH ) er et varemærkebeskyttet navn for mikroprocessor- og mikrocontrollerarkitektur . SuperH er baseret på 32-bit RISC - arkitekturen, der bruges i en lang række indlejrede systemer .
SuperH-processorkernen blev udviklet af Hitachi i begyndelsen af 1990'erne og var i 1995 blevet den 3. arkitektur med hensyn til antallet af afsendte kerner [1] . Mange mikrocontrollere og mikroprocessorer er baseret på denne arkitektur. Den måske mest berømte anvendelse af SH7709- processoren er HP Jornada PDA, der kører Windows CE -operativsystemet .
Hitachi har udviklet et komplet instruktionssæt, der er fælles for alle generationer af processorkerner. Oprindeligt blev SH-1 og SH-2 brugt i Sega Saturn spillekonsollen , og senere i mange andre mikrocontrollere brugt i forskellige indlejrede systemer. For eksempel bruger Koyos DirectLogic PLC mikroprocessorer af SH-1 generationen som hovedmikroprocessor. Disse kerner brugte et 16-bit instruktionssæt, hvor registre og adresser var 32-bit, hvilket gav fremragende kodetæthed [2] [3] . Dette var vigtigt, da RAM var meget dyrt på det tidspunkt.
Et par år senere blev SH-3-kernen udviklet ved at udvide de originale kerner, hovedsageligt ved at bruge et andet koncept for interrupt -håndtering , en hukommelsescontroller og et modificeret koncept for cache-hukommelse . SH-3-kernen, som havde et udvidet instruktionssæt inklusive digitale signalbehandlingsinstruktioner , blev kaldt SH-3-DSP. Med udvidede adresser til effektiv digital signalbehandling og specielle batterier kombinerede denne kerne funktionerne fra RISC- og DSP -processorer . En lignende udvikling skete også med den originale SH-2 kerne, som i dette tilfælde blev navngivet SH-DSP.
Den næste generation var processorerne med SH-4-kernen. De blev brugt i slutningen af 1990'erne, for eksempel i Sega NAOMI spilleautomaten, Sega Dreamcast spillekonsollen og Compaq Aero 8000 subnotebook . Hitachi SH-4 RISC centralprocessoren kørte på op til 200 MHz. Blandt hovedfunktionerne i SH-4-arkitekturen er tilstedeværelsen af to computerenheder med et superskalært forgreningsmodul og en anden parallel computerenhed til flydende kommavektoroperationer.
SH-5-arkitekturen [4] indebar processordrift i to tilstande. Den første af dem - kompatibilitetstilstanden med SH-4 - blev kaldt SHcompact, den nye - SHmedia - tilstanden brugte et 32-bit instruktionssæt, inklusive SIMD -instruktioner, og 64 64-bit registre [5] .
Det næste trin i udviklingen af arkitekturen fandt sted i 2003, da en ny generation af superskalær kerne, SH-X, blev udviklet på basis af SH-2 og SH-4 kernerne [6] .
Til dato er support og udvikling af arkitekturen, processorkernen og frigivelsen af slutprodukter baseret på dem udført af Renesas Electronics , dannet som et resultat af fusionen af halvlederdivisionerne i Hitachi og Mitsubishi .
Der er et initiativ (med deltagelse af Renesas) til at skabe åbne processorkerner med SH-arkitektur, især J2-kernen til FPGA og ASIC (kildekode offentliggjort i 2015) [7] [8] [9] [10] . De sidste patenter for SH2 udløb i 2014 og for SH4 i 2016 [11] . Forskellige compilere er blevet implementeret til platformen og en version af μClinux OS er blevet udarbejdet . [12]
| Mikrocontrollere | ||||||||
|---|---|---|---|---|---|---|---|---|
| Arkitektur |
| |||||||
| Producenter |
| |||||||
| Komponenter | ||||||||
| Periferi |
| |||||||
| Grænseflader | ||||||||
| OS | ||||||||
| Programmering |
| |||||||
| Processorarkitekturer baseret på RISC- teknologier | |
|---|---|