POWER9

Den aktuelle version af siden er endnu ikke blevet gennemgået af erfarne bidragydere og kan afvige væsentligt fra den version , der blev gennemgået den 18. december 2019; checks kræver 5 redigeringer .
POWER9
CPU
Udvikler IBM
Fabrikant
Instruktionssæt STRØM
Antal kerner 12-24
L1 cache 32+32 KB
L2 cache 512 KB per kerne
L3 cache 120 MB pr chip
stik
Kerner
POWER8POWER10

POWER9  er en familie af superskalære multitrådede multiprocessorer baseret på POWER -arkitekturen , annonceret i august 2016 på Hot Chips- konferencen . Introduceret i anden halvdel af 2017. Fremstillet ved hjælp af 14 nm FinFET procesteknologi på GlobalFoundries faciliteter . Brugt i Summit og Sierra supercomputere i USA (DOE, ORNL , LLNL ) og europæiske MareNostrum 4 [1] .

POWER9 fås i 4 varianter.

Hver mulighed tilbyder 2 typer processorer:

Processorer bruger PCI Express 4.0 -bussen til at forbinde ydre enheder. Den bruger også NVIDIA NVLink 2.0 -grænsefladen og CAPI 2.0 -grænsefladen . Arbejdet med eksterne enheder vil blive udført via IBM Bluelink -grænsefladen (25 Gb/s). [2]

Arkitekturen er understøttet af FreeBSD , IBM AIX , IBM i , Linux (både med og uden PowerVM ), OpenBSD -operativsystemer . Linux-kernen understøtter arkitekturen siden version 4.6 af marts 2016. Linux-distributioner: RHEL , SUSE , Debian , CentOS .

POWER9-arkitekturen er åben for licensering og modifikation for medlemmer af OpenPOWER Foundation [3] .

Se også

Noter

  1. ↑ MareNostrum 4 begynder i drift | BSC-CNS . Hentet 31. december 2018. Arkiveret fra originalen 26. oktober 2018.
  2. ↑ 1 2 Power 9: detaljer om processorer på den nye arkitektur fra IBM / IBM Blog / Sudo Null IT News . Hentet 5. september 2018. Arkiveret fra originalen 6. september 2018.
  3. ↑ Power9: Google giver Intel en chip-flip migræne, IBM forsøger at lokke big biz Arkiveret 27. maj 2018 på Wayback Machine , The Register, 2016-04-07

Links