| POWER6 | |
|---|---|
| CPU | |
| POWER6 | |
| Produktion | 2007 |
| Udvikler | IBM |
| Fabrikant | |
| CPU frekvens | 3,6-5,0 GHz |
| Produktionsteknologi | 65 nm |
| Instruktionssæt | STRØM |
| Antal kerner | 2 |
| L1 cache | 64 KB + 64 KB / kerne |
| L2 cache | 4 MB / kerne |
| L3 cache | 32MB/chip |
| Stik | |
| Kerner | |
| POWER5POWER7 | |
POWER6 er en fortsættelse af IBMs POWER - processorlinje . Inkluderet i eCLipz- projektet ( eclipse ), hvis mål er konvergensen af IBM-serverhardware, hvor end det kan være praktisk. De sidste tre bogstaver i projektet står for iSeries , pSeries , zSeries .
Processorens egenskaber blev beskrevet på den internationale konference om solid state-enheder i februar 2006, og yderligere detaljer blev givet på mikroprocessorforum i oktober samme år [1] og derefter på den efterfølgende konference om solid state enheder. Processoren blev officielt annonceret af virksomheden den 21. maj 2007 [2] .
POWER6 består af cirka 790 millioner transistorer og har et areal på 341 mm² ved hjælp af en 65 nm fremstillingsproces. Lanceret 8. juni 2007 ved 3,5 GHz , 4,2 GHz, 4,7 GHz [3] [4] , men IBM siger, at prototyper når 6 GHz. De første siliciumprototyper blev lavet i midten af 2005 [5] , og i maj 2008 nåede man frekvensen på 5 GHz [6] .
Dr. Frank Soltis, Chief Scientist hos IBM, sagde, at virksomheden har formået at løse problemet med energilækage ved så høj en frekvens ved at bruge en kombination af 80-nm og 65-nm teknologier.
Processoren har to kerner og en 128 KB niveau 1 cache (opdelt i 64 KB datacache og 64 KB instruktionscache), en otte-associativ 2-niveau pipeline, der udfører to uafhængige aflæsninger på 32 bit eller én 64 bit pr. cyklus. Hver af kernerne har 4 MB niveau 2 cache , delvist delt mellem dem (en af kernerne får cachen under sin kontrol, den anden får hurtig adgang til den). Processoren er tildelt 32 MB L3-cache på en separat die, der er knyttet til en 80 GB/s bus.
Hver af kernerne er i stand til at udføre to instruktionsstrømme samtidigt og inkluderer to heltalsenheder, to binære flydende kommaenheder, en decimal flydende kommaenhed. For første gang blev decimalberegninger implementeret i hardware. Til dette er 50 nye kommandoer involveret, der udfører matematiske operationer og konverterer fra binært til decimalt talsystem og omvendt. Udvidelsen er adresseret til servere i System z- familien .
Processoren har også en AltiVec -blok , kravene til den nye Power ISA v.2.03 bus er opfyldt. Flere processorer kan kombineres til en enkelt vektorprocessor, den såkaldte. ViVA-2 (Virtuel vektorarkitektur).
En af de vigtigste forskelle fra POWER5-arkitekturen er, at IBM bevidst opgav udførelse af instruktioner i uorden og erstattede den med sekventiel eksekvering. En så stor ændring betyder, at for at "klemme" den maksimale ydeevne, skal gamle programmer genkompileres. Ikke desto mindre er den nye processor ifølge erklæringen fra virksomhedens seniordesigner, selv på uændrede gamle programmer, væsentligt foran sine forgængere.
I en multiprocessor-konfiguration kan op til 32 processorer forbindes via to interprocessor-udvekslingsbusser (50 GB/s). Parallel drift af op til 1024 virtuelle maskiner er understøttet.
Processoren kommer i en multi-chip MCM-pakke, der ligner POWER5. Chassiset kan rumme op til 4 POWER6-processorer og delt L3-cache. Der er en kontrolprocessor-grænseflade, der kan overvåge og styre strømforbrug og ydeevne i henhold til en given tidsplan.
Processoren er indbygget i IBM System i 570 og System p 570 systemer (meget ligner hinanden), som kan konfigureres til max. 16 kerner og clockhastigheder på 3,5, 4,2 og 4,7 GHz. Begge systemer er i stand til at køre AIX version 5.3L og 6 samt GNU/Linux og i5/OS .
I november 2007 annoncerede IBM et bladmodul med enkelt bredde baseret på POWER6 kaldet JS22. Den inkluderer to 4 GHz-processorer og op til 32 GB RAM . Et sådant modul kan bruges i IBMs BladeCenter S-, H- og HT- bladeservere med fuld virtualiserings- og partitioneringsunderstøttelse. Modulet kan køre på AIX versioner 5.3L, 6 og GNU/Linux .
IBM POWER6 servere| Navn | Antal stikkontakter | Antal kerner | CPU clock frekvens |
|---|---|---|---|
| 520 Express | 2 | fire | 4,2 GHz eller 4,7 GHz |
| 550 ekspres | fire | otte | 4,2 GHz eller 5,0 GHz |
| 560 Express | otte | 16 | 3,6 GHz |
| 570 | otte | 16 | 4,4 GHz eller 5,0 GHz |
| 570 | 16 | 32 | 4,2 GHz |
| 575 | 16 | 32 | 4,7 GHz |
| 595 | 32 | 64 | 4,2 GHz eller 5,0 GHz |
| Navn | Antal kerner | CPU clock frekvens | Klingeåbninger påkrævet |
|---|---|---|---|
| BladeCenter JS12 | 2 | 3,8 GHz | en |
| BladeCenter JS22 | fire | 4,0 GHz | en |
| BladeCenter JS23 | fire | 4,2 GHz | en |
| BladeCenter JS43 | otte | 4,2 GHz | 2 |
Da den originale processor indeholdt redundante kredsløb, mainframe-kommandounderstøttelse og mange strømbesparende enheder, var der planer om at skabe en "lettere" version, der ville forbruge mindre strøm og være praktisk at bruge i for eksempel blade-moduler. En single-core version af processoren er også planlagt. POWER6L, en lettere version rettet mod PowerPC 970 -klassen af processorer , er planlagt, og POWER6UL, den mest forenklede version, er også mulig.
IBM undersøger metoder til fremstilling af en quad-core version af processoren ved hjælp af en 45 nm fremstillingsproces.
I 2009 blev POWER6+ versionen [7] udgivet .
| POWER arkitektur | |
|---|---|
| historisk | |
| Nuværende | |
| relaterede emner | |