Clock gating er en teknologi til at reducere strømforbruget i digitale systemer ved at forbyde levering af ursignaler til ubrugte kredsløb, hvilket eliminerer spild af energi på ubrugelig omskiftning af deres elementer. Kredsløb, der kan deaktiveres, kan variere i størrelse fra en enkelt trigger til en funktionel blok og undersystem (f.eks. hukommelse , I/O, CPU ). Kredsløb, der afbryder uret for små kredsløb eller for ofte, kan dog forbruge mere strøm, end de sparer.
Ved et lavere detaljeringsniveau i kredsløb, hvis en registerindgang skal åbnes ved at påføre et styresignal, bruges dette signal til at styre tilførslen af clock-impulser til registeret gennem en logisk port . Kapacitanserne af indgangselementerne for alle triggere i registret, med et passivt niveau af styresignalet, erstattes således af kapacitansen af en transistor i ventilen. På niveau med registeroverførsler implementeres teknologien automatisk af CAD-værktøjer , der oversætter inputbeskrivelsen til et kredsløb, der fungerer efter ovenstående princip.
På niveau med logiske blokke bruges systemtilgange til at implementere teknologien:
På processorkerneniveauet bruges en deterministisk metode til at deaktivere clock-impulser fra inaktive processorfunktionsblokke. For eksempel bruges oplysninger fra tidligere stadier af pipelinen til at deaktivere efterfølgende.
| Digitale processorteknologier | |||||||||
|---|---|---|---|---|---|---|---|---|---|
| Arkitektur | |||||||||
| Instruktionssæt arkitektur | |||||||||
| maskinord | |||||||||
| Parallelisme |
| ||||||||
| Implementeringer | |||||||||
| Komponenter | |||||||||
| Strømstyring | |||||||||