POWER er en mikroprocessorarkitektur med et begrænset instruktionssæt ( RISC ) udviklet og udviklet af IBM . Navnet blev senere dechifreret som Performance Optimization With Enhanced RISC (performance optimization baseret på den udvidede RISC-arkitektur). Dette ord refererer også til en række mikroprocessorer, der bruger det specificerede instruktionssæt. De bruges som den centrale behandlingsenhed i mange mikrocomputere, indlejrede systemer , arbejdsstationer , mainframes og supercomputere .
POWER-arkitekturen har gennemgået flere generationer i sin udvikling. Startende med POWER3 understøtter mikroprocessorer det fulde instruktionssæt af 64-bit PowerPC -arkitekturen og understøtter ikke ældre instruktioner, der blev fjernet fra arkitekturen på samme tid som PowerPC-standarden. Support er også blevet droppet for POWER2 udvidede instruktioner såsom lfq og stfq.
For at diskutere produkter baseret på arkitekturen er Power.org -fællesskabet tiltænkt (som især omfatter udviklingen af PowerPC og Cell ). Det er der, udviklere og producenter, der bruger platformen, anbefales at kontakte.
Manualer er tilgængelige på IBM-webstedet, der beskriver forskellene i instruktionssæt mellem POWER, POWER2 og PowerPC, POWER5-arkitekturerne. [en]
I 1974 begyndte IBM at arbejde på et stort omstillingssystem, der kunne forbinde mindst 300 telefonopkald i sekundet. Beregninger antog, at det ville være nødvendigt at udføre 20.000 instruktioner for hver af forbindelserne og uden forsinkelse for resten af opkaldene. Der krævedes således en ydeevne på mindst 12 MIPS , hvilket var ekstremt stort i de dage. Kun det faktum, at mikroprocessorens interne struktur kunne forenkles væsentligt, hjalp, da den kun skulle udføre input-output operationer, forgrening, tilføjelse i registre, udtømme indholdet af registre til hukommelse og andre registre, og det ville ikke overhovedet skal udføre komplekse beregninger.
Denne simple organisering af kommandoer, hvor hver kommando kun udfører et enkelt trin i en stor algoritme og skal udføres inden for et klart fastsat tidsrum, blev senere kaldt RISC .
I 1975 blev telefonomstillingsprojektet indskrænket , og sagen kom aldrig til en fungerende prototype . En lovende processorarkitektur til almen brug lå dog bag designarbejdet , så det blev videreført på Thomas Watson Research Center bygning nummer 801. Sådan fik projektet sit nye navn.
Evnen til at udføre flere kommandoer samtidigt ved hjælp af flere byggeklodser blev undersøgt af 801-projektet i to år, lignende arbejde blev udført for IBM System / 360 Model 91- maskinerne (bygget på basis af CISC- arkitekturen) og CDC 6600 . Målet var at afgøre, om en processor med et reduceret sæt af simple instruktioner kan udføre flere instruktioner pr. clock-cyklus, og hvilke ændringer der skal foretages i hardwaren for at gøre dette.
For at forbedre ydeevnen indeholdt den udviklede processor separate blokke af forgrening, logik og flydende komma-aritmetik. Sammenlignet med "801"-projektet er arkitekturen blevet væsentligt udvidet til parallel behandling af kommandoer. Til produktion var det oprindeligt planlagt at bruge emitterkoblet logik (ECL) på bipolære transistorer, men i 1984 gav CMOS -teknologien bedre elementtæthed og koblingshastighed.
I 1985 begyndte Thomas Watson Research Center udviklingen af anden generations RISC-processor, projektet fik navnet "America". I 1986 begyndte IBM's Austin -kontor arbejdet med RS/6000-serien, som var efterfølgeren til dette projekt.
I 1990 blev de første computere under IBM-mærket med en POWER-arkitektur-processor frigivet: "RISC System/6000" (også " RS/6000 "). Denne serie er blevet opdelt i to klasser: arbejdsstationer og servere , baseret på henholdsvis POWERstation- og POWERserver-arkitekturerne. Den centrale behandlingsenhed, kaldet RIOS (senere RIOS I eller POWER1 ) bestod af 11 separate chips : instruktionscache, aritmetisk-logisk operationsenhed, flydende kommaenhed, 4 datacache-chips, hukommelseshåndtering, 2 I/O-enheder, ur generator.
Til laveffekt RS/6000 -stationer blev der udviklet en single-case version af RIOS med navnet RSC ( RISC Single Chip - RISC på en enkelt chip); han så lyset første gang i 1992.
5 år efter starten af udviklingen annoncerede IBM starten på leverancer af RISC 6000- systemer . Det var den første udvikling, der blev understøttet af AIX -operativsystemet i en ny arkitektur kaldet POWER. Den første implementering af arkitekturen indeholdt en enkelt pakkeløsning (på en enkelt chip) til indlejrede applikationer og en multipakkeløsning kaldet POWER/RIOS.
Amazon-projektet blev startet i 1990 med det mål at skabe en arkitektur, der er i stand til at understøtte både AIX og OS/400 . OS/400-udviklingsteamet havde travlt med at skabe et RISC-instruktionssæt til at erstatte CISC-instruktionssættet, der blev brugt på AS/400 -systemer . Deres arbejde resulterede i et instruktionssæt baseret på IMPI udvidet til 64 bit og suppleret med adskillige RISC-instruktioner for at fremskynde den kommercielle databehandling, der er så karakteristisk for AS/400. Virksomhedens ledelse forsøgte at presse på for PowerPC-arkitekturen, men blev afvist, fordi PowerPC'en var uforlignelig med skalaen på AS/400. Til sidst blev der udarbejdet en kompromisløsning i form af en udvidelse af PowerPC-instruktionssættet, kaldet Amazon.
Samtidig ignorerede RS/6000-systemteamet PowerPC-processorer, fordi de havde brug for de avancerede funktioner i POWER2 -standarden . Disse funktioner blev også tilføjet til Amazon, og siden da har PowerPC-instruktionssættet kunnet køre på RS/6000- og AS/400-arkitekturerne.
Det første projekt til at udvikle en sådan processor var Belatrix (navnet på en stjerne i stjernebilledet Orion, også kaldet Amazon). Dette projekt satte sig for høje mål og blev afsluttet før det var afsluttet. Austin-teamet (hvor RS/6000 blev udviklet) tog udviklingen af en 64-bit PowerPC -arkitekturprocessor med POWER2 - udvidelser , dvs. POWER3 , og Rochester-teamet (forfattere af AS/400) på deres side den samme processor med høj computerkraft, men c AS/400-udvidelser. Et tredje hold, hos Endicott, blev hentet ind for at udvikle en laveffektprocessor, der ligner Rochesters.
I 1995 blev følgende AS/400-arkitektur-processorer frigivet: A25/30 Muskie, en kraftfuld multi-frame og A10 Cobra, en single-frame.
Rochester-versionen blev forsinket til 1997. Den blev indbygget i både RS/6000-maskiner under navnet IBM RS64 og AS/400-maskiner, såvel som senere andre processorer i denne serie.
Det tog mindst 5 år, før en erstatning, POWER2 , blev skabt til RIOS/POWER1-processoren . En anden blok af aritmetisk-logiske operationer og en anden blok af flydende kommaberegninger blev tilføjet til den. Derudover er sættet af kommandoer blevet udvidet:
I 1996 blev en single-chip version af POWER2, P2SC ( POWER2 Super Chip - POWER2 superchip) udviklet.
I 1991 anerkendte IBM potentialet i POWER-processoren som en handelsvare for andre computerproducenter. Forslaget blev stillet til Apple og omfattede et gensidigt samarbejde om at udvikle en familie af enkeltpakkeprocessorer. Apple bragte snart Motorola ind i blandingen som sin største desktop-mikroprocessorkunde, hvilket tillod Motorolas erfaring med højvolumenproduktion og skabte en redundant kilde til processorer til Apple. Dette trilaterale samarbejde blev kaldt AIM-alliancen - efter de første bogstaver i navnene Apple, IBM, Motorola (også ordet goal på engelsk.).
Det første resultat af samarbejdet var udviklingen (2 år efter starten) af PowerPC- arkitekturen , en modificeret version af POWER. Flydende kommaberegninger på enkelte præcisionstal, universel multiplikation og register-for-register division blev tilføjet, nogle andre blev fjernet - især en speciel variant af multiplikation og division med register MQ . Derudover blev der skabt en 64-bit version af arkitekturen.
Den første chip i den nye generation var PowerPC 601 , baseret på RSC. For mere information om denne processorfamilie, se PowerPC- artiklen .
POWER3 - processoren blev introduceret i 1998. Den understøttede hele 64-bit POWER-instruktionssættet, inklusive alle de udvidede instruktioner, der var tilgængelige på det tidspunkt, og indeholdt to flydende komma-enheder, tre faste-punkt-enheder og to ind- og udlæsningsenheder.
Alle efterfølgende generationer af POWER-processorer understøttede det fulde instruktionssæt, så der var ingen muligheder tilbage, der kun understøttede strengt POWER eller POWER2.
POWER4- mikroprocessoren , den første i GIGA -serien , blev annonceret i 1999 og udgivet i 2001. Det var en 64-bit processor, der understøttede hele instruktionssættet. Den understøttede også AS/400-udvidelser, hvilket gør den tilgængelig på RS/6000- og AS/400-systemer for at erstatte POWER3 og RS64. Instruktionssættet blev suppleret med flere nye instruktioner (f.eks . mfcr ), der har et operandfelt, som gjorde det muligt at rette den nye PowerPC 2.00 -standard .
POWER5-generationen blev introduceret i 2004. Processoren blev dual-core, med understøttelse af simultan multithreading (samtidig udførelse af to kæder af kommandoer), og fungerede således som 4 logiske processorer. Fremstillet på 130 nm SOI procesteknologi . Ved at bruge Virtual Vector Architecture -teknologi (forkortet ViVA, russisk Virtual Vector Architecture , engelsk ) kan flere POWER5- processorer kombineres til en enkelt vektorprocessor . Derudover er instruktionssættet blevet udvidet til at omfatte flere instruktioner.
Den efterfølgende udgivelse af POWER5+ udvidede instruktionssættet yderligere, det nye sæt hed ISA 2.02 .
Udgivet 21. maj 2007 [2] . Han bragte VMX -instruktioner (parallel databehandling) til POWER-standarden , opdaterede ViVA til version 2, og tog dermed et stort skridt fremad fra overgangen fra POWER3 til POWER4 . Dual core design, urhastigheder op til 4,7 GHz ved 65nm SOI . Den indeholder et udviklet system til interaktion med andre lignende processorer. Strømforbrug på niveau med POWER5, mens ydeevnen er dobbelt.
Udgivet i 2010 [3] . Produceret i henhold til 45 nm SOI-fremstillingsprocessen, den har op til 8 kerner pr. processor, frekvensen er fra 3 til 4,25 GHz. Teoretisk ydeevne pr. kerne er 33,12 G FLOPS og op til 264,96 G FLOPS pr. processor.
POWER7-processoren er berømt for at blive brugt i IBM Watson -supercomputeren , som konkurrerede mod et menneske i tv-quizprogrammet Jeopardy! og vandt. IBM Watson -supercomputeren bruges i dag i sundheds- og finanssektoren.
I august 2012 præsenterede Hot Chips 24 en opdateret version af POWER7+, fremstillet ved hjælp af 32 nm SOI-procesteknologien. Op til 8 kerner pr. chip, hver kerne udfører op til 4 tråde. [fire]
Introduceret i 2013, fremstillet i 22nm SOI. 6 eller 12 kerner pr. chip, klokhastighed fra 2,5 til 5 GHz, hver kerne udfører op til 8 tråde samtidigt.
Processoren har en delt L3-cache på 48MB (6-core modeller) eller 96MB (12-core modeller).
Processoren har indbyggede højtydende hukommelsescontrollere ( DDR3 / DDR4 ) og system I/O-kanaler (CAPI-port baseret på PCI Express 3.0 [5] [6] , inklusive dem til tilslutning af ASIC'er , FPGA'er , GPU'er [7] [ 8] ).
Processorens strømforsyning styres af en integreret mikrocontroller baseret på PowerPC 405 med 512 kilobyte SRAM -hukommelse, der opsætter 1764 indbyggede spændingsregulatorer [9] [10] .
Processorens skalære vektor med flydende komma-enhed producerer op til 8 dobbeltpræcision flydende komma-resultater for maksimal ydeevne på 384 G FLOPS pr. processor.
For mange typer arbejdsbelastninger viser POWER8-processoren en ydelsesforøgelse på 2-3 gange sammenlignet med den tidligere POWER7- processor [4] [11] .
Designet af den næste generation af POWER9-processorer blev initieret af IBM sideløbende med udviklingen af POWER8 [12] . Det var forventet, at den nye type processorer for første gang vil understøtte elementer af Power ISA 3.0-standarden, herunder VSX-3 instruktioner og understøttelse af nVidia NVLink teknologi [13] [14] .
Det amerikanske energiministerium har i samarbejde med Oak Ridge National Laboratory og Livermore National Laboratory underskrevet en kontrakt med IBM og nVidia om at bygge to Summit- og Sierra -supercomputere baseret på POWER9- og Volta -processorer [15] [16] [17] .
POWER9 er fremstillet på en 14nm proces og fås i to versioner. POWER9-arkitekturen er åben for licensering og modifikation for medlemmer af OpenPOWER Foundation [18] .
POWER-internerne er afledt af 801-projektet, som betragtes som den første ægte RISC-processor. Sidstnævnte fandt anvendelse i computerblokke fremstillet af IBM, men blev ikke almindeligt kendt, før IBM PC/RT -computeren blev udgivet i midten af 1980'erne .
Samtidig med udgivelsen af pc'en/RT'en lancerede IBM Project America med det mål at skabe den mest kraftfulde centralbehandlingsenhed på markedet. På det tidspunkt syntes to problemer at være de vigtigste:
Project America fokuserede på flydende kommaberegninger og udvidede over tid med nye algoritmer til 64-bit dobbelt-præcision en-cyklus multiplikation og division udviklet i begyndelsen af 1980'erne. Den matematiske coprocessor var en separat del af dekoderen og den aritmetiske heltalsenhed, som gjorde det muligt at udføre både flydende komma- og heltalsberegninger samtidigt. Alt dette blev suppleret af en udviklet dekoder, som kunne anmode om én instruktion parallelt, dekryptere en anden og sende to mere til udførelsesenhederne. Resultatet var den første praktiske superskalarprocessor nogensinde.
Den indeholdt toogtredive 32-bit heltalsregistre og yderligere toogtredive 64-bit flydende kommaregistre, hver i sin egen sektion. Derudover var der flere registre for interne behov inde i filialblokken, især adressetælleren.
Mens 801 var en simpel enhed, har overkill gjort den til en kompleks processor, meget mere kompleks end de fleste konkurrerende RISC-produkter. For eksempel inkluderer POWER (og PowerPC) instruktionssættet over 100 opkoder med variabel længde , hvoraf mange er modifikationer af hinanden. Til sammenligning har ARM-arkitekturen kun 34 instruktioner.
Designet har også en usædvanlig egenskab: et virtuelt adresseområde . Alle adresser konverteres til en 52-bit repræsentation under drift, så hvert program har et fladt 32-bit adresserum, men hver kan optage disse blokke vilkårligt[ angiv ] .
Den første POWER1 processor bestod af 3 blokke: forgrening, heltalsoperationer og flydende kommaberegninger. Alle blev samlet på et ret stort bundkort. Anvendes hovedsageligt i RS/6000 arbejdsstationer . RSC-varianten var en single-chip-variant, der ligesom multi-chip-varianten blev brugt i RS/6000.
POWER2 var en efterfølger til POWER1, med forbedringer, der kom fra brug i den virkelige verden. Dens drift viste sig at være den længste: i 5 år fra begyndelsen i 1993. Der var en anden flydende komma enhed, 256 KB cache , 128-bit flydende komma matematik.
POWER3 fulgte i 1998, med en fuld 64-bit organisation, men bibeholdt kompatibilitet med det fulde POWER instruktionssæt. Dette er blevet et vigtigt kendetegn for alle POWER-processorer siden den tredje version. En tredje blok af aritmetisk-logiske operationer og en anden kommandodekoder blev også tilføjet, for i alt 8 funktionelle blokke.
POWER4 kombinerede to identiske POWER3-processorer på en enkelt chip, gjorde dem hurtigere og tilføjede højhastighedskommunikationsbusser til op til 3 tilstødende processorer. Således kan denne generation kombineres på bundkortet til 8-processor SMP - systemer. I en situation, hvor en opgave kræver meget båndbredde, snarere end parallel computing, kan en kerne i et par slås fra, og de resterende kerner vil have fuld adgang til højhastighedsbussen og L3-cachen. Mange betragtede POWER4 på det tidspunkt som den mest produktive processor, der var til rådighed, selv uden at kombinere den i firere.
POWER5 blev udgivet i 2004. 1,9 GHz-versionen opnåede de højeste SPECfp- scores for en enkelt processor af enhver kommercielt tilgængelig processor. Baseret på dem bygges servere af eServers-serien af modellerne i5 og p5. Forbedringer i forhold til POWER4 omfatter: større L2-cache, on -chip memory controller , multi- threading (OS ser flere processorer i stedet for én), forbedret strømstyringsmekanisme, speciel single-core mode, hypervisor og eFuse (hardware elimination). .
IBMs primære mikroprocessoringeniør Ravi Arimili sagde: "POWER5-designet er en mellemtoneløsning, der kan skaleres op til højtydende databehandling og ned til bladeservere." IBM-servere bygget på denne processor understøtter virtualiseringsfunktioner : logisk partitionering og mikropartitionering. Der kan oprettes op til 10 logiske partitioner for hver CPU, store 64-bit operativsystemer understøtter op til 256 uafhængige operativsystemer. Hukommelse, processorkraft og I/O-kanaler kan omfordeles dynamisk mellem partitioner.
I 2007 blev POWER6 officielt annonceret .
8. februar 2010 introducerede IBM computersystemer baseret på POWER7 -processoren .
Den første processor i PowerPC- arkitekturen , kaldet PowerPC 601, var efterfølgeren til RSC-processoren, nogle grundlæggende instruktioner blev udført ved hjælp af emulering over et businterface, svarende til Motorola 88000 -designet . Denne løsning gjorde det muligt for IBM at bruge 601'eren i forskellige computermodeller og tilpassede bundkortets struktur til de givne krav. Senere blev PowerPC- og POWER-arkitekturerne alligevel adskilt, selvom de indtil i dag forbliver kompatible på maskininstruktionsniveau.
RS64-processoren blev produceret, den var baseret på PowerPC (og derfor POWER)-arkitekturen og blev brugt i RS/6000- og AS/400-systemerne. Optimeret til kommercielle beregninger og har ikke megen kraft i flydende kommaberegninger, som er typiske for POWER. POWER4 blev gradvist afløst.
Gekko- processoren blev skabt til Nintendo GameCube , en modificeret version af PowerPC 750CXe. Processoren til den næste generation af konsoller, Wii , blev også udviklet inden for IBMs mure.
Designet af den velkendte Cell -processor er baseret på brugen af en simpel multi-threaded kerne, der kører med en høj clock-hastighed og er forbundet med otte separate vektor-coprocessorer. Den bruges i Sony PlayStation 3 -spillekonsollen og i nogle opgaver er den mange gange overlegen i ydeevne i forhold til datidens desktopprocessorer, hvilket vakte stor interesse for denne udvikling.
Endelig er Xbox 360 -spillekonsollen også afhængig af IBM Xenon -processoren , der består af tre kerner, der opererer med en frekvens på 3,2 GHz.
| Processorarkitekturer baseret på RISC- teknologier | |
|---|---|
| POWER arkitektur | |
|---|---|
| historisk | |
| Nuværende | |
| relaterede emner | |