| Tilera Corporation | |
|---|---|
| Grundlag | 2004 |
| Grundlæggere | Anant Agarwal , Devesh Garg , Vijay K. Aggarwal |
| Beliggenhed | San Jose , Californien , USA |
| Industri | design af halvleder VLSI |
| Produkter | mikroprocessorer |
| Moderselskab | EZchip Semiconductor |
| Internet side | www.tilera.com |
Tilera Corporation er en fabriksløs virksomhed , der udvikler multi-core processorer til generelle formål med et stort antal kerner (tiere og hundreder). Dets produkter bruges i netværksudstyr , hardware - firewalls [1] , hardwareacceleratorer installeret i supercomputere [2] og Quanta S2Q " cloudservere " . [3]
Anerkendt som en af de 50 mest innovative virksomheder af MIT Technology Review . [4] Siden lanceringen af deres 64-core processorer i 2007, har Tilera modtaget omkring 75 designpriser og sendt flere tusinde chips til kunder. [1] I dag er Tileras hovedkunder 3Com , Top Layer Security [ 5] og JumpGen Systems . [6]
Virksomheden positionerer sine produkter til brug i netværksudstyr , trådløs infrastruktur , cellulære basestationer , hardware - firewalls , multimediebehandling , 3D-grafikgengivelse og " cloud computing "-applikationer.
Tileras processorer kan også bruges til at skabe computersynssystemer , kunstig intelligens og anvendes i robotteknologi og i intelligente kontrolsystemer til moderne militærudstyr .
Den 8. marts 2010 annoncerede Tilera Corporation, at Broadcom Corporation er blevet en stor strategisk investor i Tilera, og at Nariman Yousefi , der også fungerer som Senior Vice President for Technology Infrastructure hos Broadcom Corporation [7] , er blevet medlem af Tilera Bestyrelsen .
I 1990 ledede Dr. Anant Agarwal ( Engl. ) et team af forskere ved MIT , der udviklede skalerbare multiprocessorklynger - projektet blev kaldt Alewife ( Engl. ).
Et opfølgningsprojekt kaldet "RAW", startet i 1997, finansieret af DARPA og NSF , udviklede verdens første 16-core processor.
Tilera blev grundlagt i 2004 af MIT -professor Dr. Anant Agarwal.
Den 20. august 2007 annoncerede Tilera TILE64- processoren ( engelsk ) med 64 processorkerner og indbygget højtydende netværk, hvorigennem dataudveksling mellem forskellige kerner kan ske med hastigheder op til 32 Tbps. [5] [8]
Den 26. oktober 2009 annoncerede Tilera [9] TILE-Gx- serien af 100-kernede processorer til generelle formål . Hver processorkerne er en separat processor med niveau 1 og niveau 2 caches . Kernerne, hukommelsen og systembussen er forbundet via Mesh Network-teknologi. Processorerne er fremstillet i henhold til 40 nm procesteknologien og arbejder med en clockfrekvens på 1,5 GHz. Frigivelsen af 100-kerne-processorer er planlagt til begyndelsen af 2011.
I 2009 lancerede Tilera Tilera TILEPro64-processoren med 64 kerner til masseproduktion.
Den 22. juni 2010 introducerede Tilera og Quanta Computer en ny "cloud server" Quanta S2Q , som kan rumme otte 64-core Tilera TILEPro64 processorer - i alt 512 kerner i en standard 2U server [3] [10] .
I februar 2013 introducerede Tilera en ny 72-kernet 64-bit Tile-Gx72-processor baseret på 28-nm procesteknologi og opererer ved en frekvens på 1 til 1,2 GHz [11] [12]
I juli 2014 blev Tilera opkøbt af EZchip Semiconductor for 130 millioner USD i kontanter . [13]
Mellanox [14] købte EZchip i 2016 .
I juni 2018 blev understøttelse af Tilera-processorer fjernet fra Linux-kernen [15] [16] .
| Tilera | |
|---|---|
| Udvikler | Tilera Corporation |
| Lidt dybde | 64 bit |
| Arkitektur | VLIW |
| Type | Register-Tilmeld |
| SK kodning | 2 eller 3 instruktioner i et 64-bit ord |
| Transition Implementering | sammenligne sag mod nul og gren, gren forudsigelse |
| Byte rækkefølge | lille-endian |
| Udvidelser | heltals SIMD-operationer |
| Registre | |
| generelle formål | 53 |
TILE64-processorkernen er en pipelinet processor med en kort pipeline, udførelse i rækkefølge, har mulighed for at udføre op til 3 instruktioner pr. ur, da den har 2 ALU'er og 1 load/store-modul. Instruktionssættet er MIPS- lignende, udvidet til at understøtte VLIW . [17]
En multi-core processor består af et sæt processorkerner, som hver er forbundet til en cache og en ikke-blokerende router. Et fladt todimensionelt netværk er installeret mellem routerne.
Tilera multi-core processorer blev oprindeligt designet som MIMD -processorer ( MIMD står for Multiple Instruction Stream, Multiple Data Stream Computing System). Derfor bruger processorens instruktionssæt instruktioner til parallel databehandling .
| Digitale processorteknologier | |||||||||
|---|---|---|---|---|---|---|---|---|---|
| Arkitektur | |||||||||
| Instruktionssæt arkitektur | |||||||||
| maskinord | |||||||||
| Parallelisme |
| ||||||||
| Implementeringer | |||||||||
| Komponenter | |||||||||
| Strømstyring | |||||||||