SPARC T4 | |
---|---|
CPU | |
Produktion | 2011 |
Fabrikant | |
CPU frekvens | 2,85-3,0 GHz |
Produktionsteknologi | 40 nm µm |
Instruktionssæt | SPARC V9 |
Antal kerner | otte |
L1 cache | 8× 16+16 KB |
L2 cache | 8×128 KB |
L3 cache | 4 MB |
stik | |
Kerner |
|
SPARC T4 er en multi -core, multi- threaded mikroprocessor med SPARC V9 instruktionssættet , udgivet af Oracle i 2011. Det er kendetegnet ved et højt niveau af multithreading: der er 8 kerner i en chip, som hver er i stand til at køre op til 8 tråde . Efterfølger til SPARC T3-processoren . Blev den første SPARC -arkitekturprocessor, der brugte udelukket udførelse af heltalsoperationer [1] . Hver kerne har en hardwareimplementering af floating-point- behandling og en blok af kryptografiske operationer. Processorfrekvens fra 2,85 GHz til 3,0 GHz, fremstillet af TSMC 40 nm teknologi[2] , matriceareal 403 mm². I august 2012 blev SPARC T5- efterfølgerprocessoren introduceret .
En 40nm, 2,5GHz octa-core processor dukkede op i Suns offentlige planer i 2009, kodenavnet Yosemite Falls , med en forventet udgivelsesdato i slutningen af 2011. Ifølge onlineportalen The Register kan chippen være blevet kaldt "T4", der erstatter SPARC T3-processoren . [3] . Det var planlagt at bruge den nye "VT Core" mikroarkitektur. Planerne om at bygge Yosemite Falls forblev på plads efter Suns overtagelse af Oracle Corporation i begyndelsen af 2010. [4] I december 2010 bekræftede en talsmand for Oracle, at udviklingen af T4-processoren var i gang. [5] [6]
I 2011, på Hot Chips -23-konferencen, blev processoren officielt præsenteret [7] .
Processorkernerne kaldes "S3". Hver kerne indeholder en blok af heltals- ALU'er med mulighed for samtidig at udføre to instruktioner ( eng. dual issue ), længden af deres pipeline er 16 trin; 11-trins pipelinet flydende ALU. Begge blokke viser forbedringer i forhold til de tidligere "S2"-kerner, der blev brugt i SPARC T3-processoren . Hver kerne har L1-cache (16 KB for data og 16 KB for instruktioner) og en 128 KB L2-cache. Kerneler har også en trådprioriteringsmekanisme (brugt via "kritisk tråd-API" ), der gør det muligt at allokere alle kerneressourcer til en enkelt tråd. [2] I forhold til T3 er antallet af instruktioner til at arbejde med kryptografiske funktioner steget. [6] L3-cachen deles af alle otte kerner og er 4 MB i størrelse. Antallet af transistorer i processoren er cirka 855 millioner [2]
De første prøver af chippen arbejdede ved en frekvens på 2,85 GHz; i serversystemer af de første udgivelser bruges allerede versioner af processoren med en clockfrekvens på op til 3,0 GHz [8] .
T4-processoren blev introduceret til offentligheden som en del af Oracle SPARC T4-seriens servere i september 2011. [9]
SPARC mikroprocessorer | |
---|---|
Sol | |
Oracle | |
Fujitsu | |
MCST | |
Andet |