UltraSPARC II

UltraSPARC II (kodenavn "Blackbird") er en Sun Microsystems mikroprocessor , der kører SPARC V9 instruktionssættet . Hovedudvikleren var Mark Tremblay. Introduceret i 1996 var UltraSPARC II et redesign af UltraSPARC- processoren , der kørte ved 250 MHz og nåede derefter 400 MHz. Matrixen indeholdt 5,4 millioner transistorer og optog et areal på 149 mm². Den blev fremstillet af Texas Instruments ved hjælp af 0,35 mikron teknologi. Cachestørrelsen på det andet niveau (L2) varierede fra 1 til 4 MB.

I 1999 blev UltraSPARC II-produktionen overført til 0,25 mikron teknologi. Denne version fik kodenavnet "Sapphire-Black". Han arbejdede med frekvenser fra 360 til 480 MHz, matrixen optog et areal på 126 mm². Den understøttede L2-cachestørrelse er blevet øget til 8 MB.

Derivater

UltraSPARC II-processoren har fire derivater.

UltraSPARC IIe

UltraSPARC IIe ("Hummingbird") er en indlejret version, der blev introduceret i 2000, og som fungerer ved frekvenser mellem 400 og 500 MHz. Den blev fremstillet ved hjælp af 0,18 mikron teknologi med aluminiumforbindelser og havde 256 KB L2 cache.

UltraSPARC IIi

UltraSPARC IIi ("Sabre") - en billig version af processoren, der opererer ved frekvenser fra 270 til 360 MHz, introduceret i 1997. Den blev produceret ved hjælp af 0,35 mikron teknologi og havde et matrixområde på 156 mm². I 1998 blev en version med kodenavnet Sapphire-Red produceret ved hjælp af 0,25 mikron teknologi, som gjorde det muligt for mikroprocessoren at fungere ved frekvenser fra 333 til 480 MHz. Denne version havde 2 MB L2-cache.

UltraSPARC IIe+

UltraSPARC IIe+ ("Phantom") blev introduceret i 2002. Driftsfrekvensen er 550 til 650 MHz. Processoren blev fremstillet ved hjælp af 0,18 mikron teknologi med kobberforbindelser. Cachestørrelsen er 512 KB.

Gemini

Gemini er Sun Microsystems' første forsøg på en multi-threaded mikroprocessor. Den blev annulleret på grund af introduktionen af ​​den nye UltraSPARC T1 Niagara -mikroprocessor i begyndelsen af ​​2004. Den bestod af to UltraSPARC II-kerner og en L2-cache på en enkelt chip.