UltraSPARC T1 er en multi-core mikroprocessor med hardware multithreading udviklet af Sun Microsystems , kendt som Niagara forud for lanceringen den 14. november 2005.
Processoren er baseret på RISC - arkitekturen UltraSPARC Architecture 2005-specifikationen med understøttelse af SPARC v9-instruktionssættet og fås i forskellige modifikationer, der adskiller sig i clock-frekvenser (1-1,4 GHz ) og antallet af kerner (4, 6 og 8 kerner) med hardwareunderstøttelse for fire tråde (vekslende af 4 "lette" processer - engelske Light Weight Processes , LWP) pr. kerne. I 2007 introducerede Sun en ny UltraSPARC T2- efterfølgerprocessor .
Arbejdet med en processor optimeret til flertrådede applikationer begyndte hos Sun Microsystems i anden halvdel af 1990'erne som en del af MAJC-projektet (Microprocessor Architecture for Java Computing), udviklingen af en hardwareplatform til Java-stationer. Oprindeligt blev det antaget, at Javas anvendelighed ville være begrænset til forbrugerelektronikenheder, maksimalt - personlige computere, derfor, selvom nogle af udviklingerne inden for hardwareflowstyring blev brugt i serversystemer, efter manglen på efterspørgsel efter udvikling af Corel og Lotus kontorpakker skrevet i Java, på trods af at de var klar i 1999 d. MAJC-5200 dual-core processor med en integreret hukommelsescontroller og grafisk præprocessor [1] [2] , blev MAJC-projektet omfokuseret på udviklingen af multi-threaded processorer til serversystemer.
Den anden (og nøgle) faktor var Stanford Hydra Single-Chip Multiprocessor-projektet for at udvikle en single-chip multi-core superskalar processor med delt cache [3] finansieret af DARPA , ledet af Kunle Olukotun . Projektet resulterede i MIPS R10000 quad-core single-chip processor i 1998 og grundlæggelsen af Afara Websystems af Olukotun. Efter at Les Kohn, en af UltraSPARC I-udviklerne, flyttede fra Sun til Afara , fokuserede Hydra igen på UltraSPARC I-arkitekturen, og i 2002 blev Afara Websystems købt af Sun Microsystems [4] .
UltraSPARC T1 er en matrice, der er vært for op til 8 SPARC V9-kerner med 16KB L1-instruktionscache og 8KB L1-datacache og en flydende punktenhed (FPU) forbundet med en 132 GB/s tværstang. . 4 banker af L2-cache med en samlet kapacitet på 3 MB, delt af alle processorkerner, er knyttet til switchen. Hver af bankerne betjenes af en DDR-II DRAM-hukommelsescontroller, der bruges 144-bit interfaces, den aggregerede spidsbåndbredde for controllerne er 25 GB/sek. 128-bit J-Bus interface (JBI) bruges som I/O interface.
Fra august 2007 bruges UltraSPARC T1-processoren kun på Sun Microsystems-servere:
| SPARC mikroprocessorer | |
|---|---|
| Sol | |
| Oracle | |
| Fujitsu | |
| MCST | |
| Andet | |