SPARC

Den aktuelle version af siden er endnu ikke blevet gennemgået af erfarne bidragydere og kan afvige væsentligt fra den version , der blev gennemgået den 24. december 2021; checks kræver 2 redigeringer .
SPARC

Sun Microsystems UltraSPARC II mikroprocessor
Udvikler Sun Microsystems
Lidt dybde 64-bit (32 → 64)
Fremlagde 1985
Versioner V9 (1993)
Arkitektur RISC
Type Register-Tilmeld
SK kodning fast
Transition Implementering Tilstand Flag
Byte rækkefølge Bi (Big → Bi)
Sidestørrelse 8 KiB
Udvidelser VIS 1.0, 2.0, 3.0
åben? Ja
Registre
generelle formål 31 (G0 = konstant nul; ikke-globale registre bruger registervinduer)
Ægte 32
 Mediefiler på Wikimedia Commons

SPARC ( S calable Processor ARC hitecture - scalable processor architecture ) er en RISC - mikroprocessorarkitektur , der oprindeligt blev udviklet i 1985 af Sun Microsystems .

SPARC-arkitekturen er åben . Det betyder at:

Til produktion af processorer med SPARC-arkitekturen er det nok at købe en licens til instruktionssætarkitekturen fra SPARC International ($ 99) og udvikle din egen implementering af arkitekturen, eller købe en færdigimplementering (som er noget mere) dyrt).

Der var tre store revisioner af SPARC-arkitekturen: version 7, 8 og 9 [1] . Nogle gange fremhæves T-seriens UltraSPARC'er som separate UltraSPARC Architecture 2005 og 2007 [2] .

Version 8 af SPARC-arkitekturen beskriver en 32-bit mikroprocessor, mens version 9 beskriver en 64-bit mikroprocessor  .

SPARCv7 arkitektur

Omkring 1983-1986 blev Sunrise- projektet udviklet hos Sun. I første omgang skabte projektet en floating-point coprocessor til systemer baseret på 680x0 processorer. Derefter blev det besluttet at ændre det til en generel processor, en heltalsenhedschip, MMU-chips, I/O, en hukommelsescontroller blev tilføjet. Oprettelsen af ​​mikroprocessorsættet blev afsluttet i 1986. Før udgivelsen af ​​de første arbejdsstationer ( Sun 4 ), der brugte det i 1987, blev projektet omdøbt til SPARC. Arkitekturen var i vid udstrækning baseret på Berkeleys RISC-I og RISC-II [3] design ; de vigtigste forskelle fra MIPS (Stanford) var i registervinduet og pipeline. Professor David Patterson var involveret i designet af SunRise som konsulent [4] [5]

Senere modtog denne version af arkitekturen SPARC v7-nummeret og blev den første offentlige version af SPARC.

ISA Sparc v7 (pr. ERC32- implementering ).

Kort beskrivelse: Mark Smotherman Clemson University, En programmørs syn på SPARC-arkitekturen (version 7)

SPARCv8 arkitektur

SPARCv8-arkitekturen er beskrevet i bogen: The SPARC architecture manual: version 8  (engelsk) . — Englewood Cliffs: Prentice Hall SPARC International, Inc., 1992. - 316 s. - ISBN 0-13-825001-4 .

SPARCv9 arkitektur

SPARCv9-arkitekturen er beskrevet i bogen: David L. Weaver, Tom Germond. SPARC-arkitekturmanualen: version  9 . - PTR: Prentice Hall SPARC International, Inc., 1994. - 357 s. — ISBN 0-13-099227-5 .

Arkitekturimplementeringer

SPARCv8 implementeringer

SPARCv9 implementeringer

Karakteristika for SPARC mikroprocessorer

Denne tabel indeholder specifikationer for nogle SPARC-processorer: Urhastighed (MHz), arkitekturversion, fremstillingsår, antal tråde (tråde pr. kerne gange antallet af kerner), fremstillingsproces (mikrometer), antal transistorer (millioner), matrice areal (sq. mm.), antal ben, strømforbrug (Watt), forsyningsspænding og størrelser på datacaches, instruktioner samt L2 og L3 (Kilobyte).

Navn Model Frekvens,
(MHz) 		Arkitektur version År Samlede streams [a] Tech. proces,
(µm) 		Transistorer,
(millioner) 		Krystalareal,
(mm²) 		Antal kontakter Strømforbrug,
(W) 		Forsyningsspænding,
(V) 		L1 D-cache,
(Kb) 		L1 I-cache,
(Kb) 		L2 cache,
(Kb) 		L3 cache,
(Kb)
SPARC (diverse) [b] . 14.28-40 V7 1987-1992 1×1=1 0,8-1,3 ~0,1-1,8 -- 160-256 -- -- 0-128 (forenet) ingen ingen
MB86900 16,67 V7 1987 1×1=1 1.2 -- -- -- -- -- -- -- -- --
microSPARC I (Tsunami) TI TMS390S10 40-50 V8 1992 1×1=1 0,8 0,8 225? 288 2.5 5 2 fire ingen ingen
SuperSPARC I (Viking) TI TMX390Z50/Sun STP1020 33-60 V8 1992 1×1=1 0,8 3.1 -- 293 14.3 5 16 tyve 0-2048 ingen
SPARClite Fujitsu MB8683x 66-108 V8E 1992 1×1=1 -- -- -- 144-176 -- 2,5/3,3V 1-16 1-16 ingen ingen
hyperSPARC (Colorado 1) Ross RT620A 40-90 V8 1993 1×1=1 0,5 1.5 -- -- -- 5? 0 otte 128-256 ingen
microSPARC II (Swift) Fujitsu MB86904/Sun STP1012 60-125 V8 1994 1×1=1 0,5 2.3 233 321 5 3.3 otte 16 ingen ingen
hyperSPARC (Colorado 2) Ross RT620B 90-125 V8 1994 1×1=1 0,4 1.5 -- -- -- 3.3 0 otte 128-256 ingen
SuperSPARC II (Voyager) Søn STP1021 75-90 V8 1994 1×1=1 0,8 3.1 299 -- 16 -- 16 tyve 1024-2048 ingen
hyperSPARC (Colorado 3) Ross RT620C 125-166 V8 1995 1×1=1 0,35 1.5 -- -- -- 3.3 0 otte 512-1024 ingen
TurboSPARC Fujitsu MB86907 160-180 V8 1995 1×1=1 0,35 3.0 132 416 7 3.5 16 16 512 ingen
UltraSPARC I (Spitfire) Søn STP1030 143-167 V9 1995 1×1=1 0,47 5.2 315 521 30 [s] 3.3 16 16 512-1024 ingen
UltraSPARC I (hornet) Søn STP1030 200 V9 1998 1×1=1 0,42 5.2 265 521 -- 3.3 16 16 512-1024 ingen
hyperSPARC (Colorado 4) Ross RT620D 180-200 V8 1996 1×1=1 0,35 1.7 -- -- -- 3.3 16 16 512 ingen
SPARC64 Fujitsu (HAL) 101-118 V9 1995 1×1=1 0,4 -- 297+163+142 286 halvtreds 3.8 128 128 -- --
SPARC64 II Fujitsu (HAL) 141-161 V9 1996 1×1=1 0,35 -- 202+103+84 286 64 3.3 128 128 -- --
SPARC64 III Fujitsu (HAL) MBCS70301 250-330 V9 1998 1×1=1 0,24 17.6 240 -- -- 2.5 64 64 8192 --
UltraSPARC II'er (Sorte) Søn STP1031 250-400 V9 1997 1×1=1 0,35 5.4 149 521 25 [d] 2.5 16 16 1024 eller 4096 ingen
UltraSPARC II'er (Sapphire-Black) Søn STP1032 / STP1034 360-480 V9 1999 1×1=1 0,25 5.4 126 521 21 [e] 1.9 16 16 1024-8192 ingen
UltraSPARC IIi (sabel) Søn SME1040 270-360 V9 1997 1×1=1 0,35 5.4 156 587 21 1.9 16 16 256-2048 ingen
UltraSPARC IIi (Sapphire Red) Søn SME1430 333-480 V9 1998 1×1=1 0,25 5.4 -- 587 21 [f] 1.9 16 16 2048 ingen
UltraSPARC IIe (Hummingbird) Søn SME1701 400-500 V9 2000 1×1=1 0,18 Al -- -- 370 13 [g] 1,5-1,7 16 16 256 ingen
UltraSPARC IIi (IIe+) (Phantom) -- 550-650 V9 2002 1×1=1 0,18 Cu -- -- 370 17.6 1.7 16 16 512 ingen
SPARC64GP _ Fujitsu SFCB81147 400-810 V9 2000 1×1=1 0,18 30.2 217 -- -- 1.8 128 128 8192 --
SPARC64 IV Fujitsu MBCS80523 450-810 V9 2000 1×1=1 0,13 -- -- -- -- -- 128 128 2048 --
UltraSPARC III (Gepard) Søn SME1050 600 V9 2001 1×1=1 0,18 Al 29 330 1368 53 1.6 64 32 8192 ingen
UltraSPARC III (Gepard) Søn SME1052 750-900 V9 2001 1×1=1 0,13 Al 29 -- 1368 -- 1.6 64 32 8192 ingen
UltraSPARC III Cu (Gepard+) Søn SME1056 1002-1200 V9 2001 1×1=1 0,13 Cu 29 232 1368 80 [t] 1.6 64 32 8192 ingen
UltraSPARC IIIi (Jalapeno) Søn SME1603 1064-1593 V9 2003 1×1=1 0,13 87,5 206 959 52 1.3 64 32 1024 ingen
SPARC64 V (Zeus) Fujitsu 1100-1350 V9/JPS1 2003 1×1=1 0,13 190 289 269 40 1.2 128 128 2048 --
SPARC64 V + (Olympus-B) Fujitsu 1650-2160 V9/JPS1 2004 1×1=1 0,09 400 297 279 65 en 128 128 4096 --
UltraSPARC IV (Jaguar) Søn SME1167 1050-1350 V9 2004 1×2=2 0,13 66 356 1368 108 1,35 64 32 16384 ingen
UltraSPARC IV+ (Panther) Søn SME1167A 1500-2100 V9 2005 1×2=2 0,09 295 336 1368 90 1.1 64 64 2048 32768
UltraSPARC T1 (Niagara) Søn SME1905 1000-1400 V9/UA 2005 2005 4×8=32 0,09 300 340 1933 72 1.3 otte 16 3072 ingen
SPARC64 VI (Olympus-C) Fujitsu 2150-2400 V9/JPS2 2007 2×2=4 0,09 540 422 -- 120 -- 128 128 5120 ingen
UltraSPARC T2 (Niagara 2) Søn SME1908A 1000-1400 V9/UA 2007 2007 8×8=64 0,065 503 342 1831 95 1.1-1.5 otte 16 4096 ingen
UltraSPARC T2 Plus (Victoria Falls) Søn SME1910A 1200-1600 V9/UA 2007 2008 8×8=64 0,065 503 342 1831  —  — otte 16 4096 ingen
UltraSPARC T2 Søn T5240 1200-1600 V9/UA 2007 2008 ? ? ? 58,45 — ?  — — — — ingen
SPARC64 VII (Jupiter) [1] Fujitsu 2400-2880 V9/JPS2(?) 2008 2×4=8 0,065 600 445 -- 135 -- 64 64 6144 ingen
UltraSPARC RK ( Rock ) [2] Søn SME1832 2300 V9/UA__?__ 2009 2×16=32 0,065 ? 396 2326 ? ? 32 32 + 8 forudkodede bit 2048 ?
SPARC64 VIIIfx (Venus) ? ? V9 TBA 8 kerner 0,045 ? ? ? ? ? ? 32 5120 ?
SPARC T3 (Rainbow Falls) Oracle 1650 V9 2010 8x16=128 0,040 ? ? ? ? ? ? ? 6144 ?
R1000 [8] (1891ВМ6Я) MCST 1000 V9/JPS1 2011 4 kerner 0,090 180 128 1156 20 (14 [9] ) 1,0, 1,8, 2,5 32 16 2048 Ingen
Navn Model Frekvens,
(MHz) 		Arkitektur version År Samlede streams [a] Tech. proces,
(µm) 		Transistorer,
(millioner) 		Krystalareal,
(mm²) 		Antal kontakter Strømforbrug,
(W) 		Forsyningsspænding,
(V) 		L1 D-cache,
(Kb) 		L1 I-cache,
(Kb) 		L2 cache,
(Kb) 		L3 cache,
(Kb)

Operativsystemer, der kører på SPARC

I 1993 forsøgte Intergraph at overføre Windows NT til SPARC-arkitekturen, men projektet blev senere aflyst.

Den 29. april 2014 blev der offentliggjort en meddelelse om, at understøttelse af SPARC-arkitekturen blev fjernet fra den dengang testede gren af ​​Debian  - 8.0. Måske vil den blive fjernet fra den ustabile gren [10] .

Open source implementeringer

Supercomputere

Fra juni 2011 er den hurtigste supercomputer i TOP500 -klassificeringen Fujitsus " K-computer " , den er samlet af 68.544 otte-core SPARC64 VIIIfx-processorer og dens effekt er 8,16 Pflops, spidseffekt er 8,77 Pflops. Interessant nok er konstruktionen af ​​denne maskine i denne version endnu ikke afsluttet. Så i november 2011 blev K Computer færdiggjort, og antallet af processorer nåede 88.128, og systemets ydeevne på Linpack-testen nåede 10,51 Pflops. Således blev " K computer " den første supercomputer i historien til at overvinde milepælen med 10 Pflops. Den højeste ydeevne af komplekset når 11,28 quadrillioner flydende kommaoperationer i sekundet.

Fra juli 2009 er kun én supercomputer baseret på SPARC-processorer inkluderet på TOP500- listen over de hurtigste computere . På en 28. plads bruger Fujitsu FX1 supercomputeren quad-core SPARC64 VII 2,52 GHz mikroprocessorer og har en ydeevne på 121.282 GFLOPS. Det er installeret hos Japan Aerospace Exploration Agency . I november 2002 blev SPARC-mikroprocessorer brugt i 88 ud af 500 (17,60%) [11] af de kraftigste computere, men er siden faldet i unåde og er blevet erstattet af processorer fra IBM , Intel og AMD .

Se også

Noter

Kommentarer
  1. ↑ 1 2 tråde pr. kerne × antal kerner
  2. ^ Forskellige implementeringer af SPARC V7 blev lavet af Fujitsu, LSI Logic , Weitek, Texas Instruments og Cypress. SPARC V7-processoren bestod oprindeligt af flere separate chips, typisk inklusiv en heltalsenhed (IU), en flydende komma-enhed ( FPU ), en virtuel hukommelsesmanager ( MMU ) og en cache.
  3. ↑ @167 MHz
  4. ↑ @250 MHz
  5. ↑ @400 MHz
  6. ↑ @440 MHz
  7. ↑ max@500 MHz
  8. ↑ @900 MHz
Kilder
  1. ↑ Suryakant Bhandare. Præsentation ( .pptx ). eng.auburn.edu (27. september 2007). Hentet 27. februar 2022. Arkiveret fra originalen 31. marts 2022.
  2. ↑ Oversigt over OpenSPARC-ressourcer . Hentet 19. august 2015. Arkiveret fra originalen 10. maj 2012.
  3. ↑ Andrew Shell Waterman. Design af RISC-V-instruktionssættets arkitektur . "SPARC-arkitektur, oprindeligt udviklet af Sun Microsystems, sporer sin afstamning til Berkeley RISC-I og RISC-II projekterne [78, 56]" . people.eecs.berkeley.edu (3. januar 2016) . Hentet 27. februar 2022. Arkiveret fra originalen 27. februar 2022.
  4. ↑ David Weaver, Introduktion til UltraSPARC Architecture  (dødt link) // Juni 2009 slide 3.5-8
  5. ↑ SPARC Tidslinje Arkiveret 22. februar 2012. // SPARC International 1984
  6. ↑ Aeroflex Gaisler . Hentet 16. marts 2006. Arkiveret fra originalen 25. oktober 2005.
  7. ↑ Oversigt over OpenSPARC-ressourcer
  8. ↑ MCST R1000 mikroprocessor . MCST . Dato for adgang: 7. oktober 2013. Arkiveret fra originalen 26. april 2014.
  9. ↑ Udvikling af en økonomisk version af mikroprocessoren med SPARC-arkitekturen og forenede elektroniske moduler baseret på den (utilgængeligt link) (16. august 2013). Arkiveret fra originalen den 23. marts 2014. 
  10. ↑ Michael Larabel. Debian dropper support til SPARC . phoronix.com (29. april 2014). Hentet 27. februar 2022. Arkiveret fra originalen 27. februar 2022.
  11. ↑ Processorfamilieandel for 11/2002 | Arkiveret fra originalen den 24. april 2009. TOP500 Supercomputing Sites

Links

 Sun Microsystems (overtaget af Oracle )
Udstyr
Software
Data opbevaring
High Performance Computing
Forskning
Uddannelse
Fællesskab
  SPARC mikroprocessorer
Sol
Oracle
Fujitsu
MCST
Andet
 Processorarkitekturer baseret på RISC- teknologier