OpenCores er et gratis fællesskab af mennesker, der er interesseret i udviklingen af digital åben hardware ved hjælp af automatiserede elektroniske komponentdesignværktøjer , med en lignende holdning til fri softwarebevægelsen .
Komponenter produceret af OpenCores-initiativet bruger flere forskellige softwarelicenser , men den mest almindelige er GNU LGPL , som siger, at eventuelle ændringer af komponenterne skal gøres tilgængelige for fællesskabet, og du kan bruge dem på samme tid som proprietære komponenter.
Biblioteket vil bestå af designelementer til processorer , hukommelsescontrollere , perifere enheder , bundkort og andre komponenter. Nye halvlederproducenter kan frit bruge information og design i overensstemmelse med deres licenser.
I øjeblikket er vægten lagt på digitale moduler kaldet "kerner" (kerner), også almindeligt kendt som IP-kerner . Komponenterne bruges til at bygge både konventionelle integrerede kredsløb ( ASIC'er ) og FPGA'er .
Kernedesign er lavet i hardwarebeskrivelsessprog Verilog , VHDL og SystemC , som også kan syntetiseres til silicium eller en matrixkrystal.
Projektet har til formål at bruge Wishbones offentlige åbne systembus , og derfor er de fleste komponenter tilpasset til at arbejde med den.
De mange komponenter skabt af OpenCores-bidragydere omfatter:
| Åbne metoder | |
|---|---|
| Begreber |
|
| Værktøjer |
|
| Organisationer |
|
| aktivister | |
| Projekter |
|