256 bit
Den aktuelle version af siden er endnu ikke blevet gennemgået af erfarne bidragydere og kan afvige væsentligt fra den
version , der blev gennemgået den 17. marts 2020; verifikation kræver
21 redigeringer .
I computerarkitektur er 256-bit ( engelsk 256 bit ) tal, hukommelsesadresser og andre dataobjekter dem, der har en størrelse på 256 bit (32 oktetter ). Også 256-bit er de CPU'er og ALU'er , der er bygget på registre , adressebusser og databusser af denne størrelse.
Der er i øjeblikket ingen processorer til generelle formål designet til at arbejde med 256-bit heltal eller adresser, selvom en række processorer arbejder med 256-bit data. Processorer har SIMD -instruktionssæt ( AVX , FMA -instruktionssæt osv.), hvor 256-bit vektorregistre bruges til at gemme flere mindre tal, såsom otte 32-bit flydende kommanumre , og en enkelt instruktion kan fungere på alle disse værdier parallelt. Disse processorer fungerer dog ikke med individuelle numre, der er 256 bit lange, kun deres registre er 256 bit store.
Præsentation af data
Et 256-bit register kan indeholde 2.256 forskellige værdier. Rækken af heltalsværdier, der kan gemmes i 256 bit, afhænger af den anvendte heltalsrepræsentation. The maximum value of a 256 -bit whole number without a sign is 2,256 - 1, recorded in decimal form as 115,792,089,237,316,195,423,570,985,008,687,907,269,984,665,640,564,039,457.584.007.913.129.63,63,63,63,63,63,63,63,63,63,63,63 ,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63 ,63,63 ,
ARS
256-bit processorer kan bruges til direkte adressering op til 2256 bytes. Allerede 2128 (med 128 bits adressering) ville markant overstige den samlede mængde data, der er lagret på Jorden i 2010, hvilket er estimeret til omkring 1,2 zettabyte (mere end 270 bytes) [1] .
Hardware
- Mange CPU'er understøtter SIMD-instruktionssæt (Advanced Vector Extensions og FMA osv.), som bruger 256-bit vektorregistre til at gemme flere mindre tal, såsom otte 32-bit flydende kommanumre, og en instruktion kan fungere på alle disse værdier parallelt. Disse processorer fungerer dog ikke med enkelte tal, der er 256 binære cifre lange, kun deres registre er 256 bit store.
- Moderne GPU-chips sender data over en 256-bit hukommelsesbus (eller muligvis en 512-bit bus med HBM3 [2] .
- Efficeon -processoren var Transmetas andengenerations 256-bit VLIW - design , som brugte en softwaremotor til at konvertere kode skrevet til x86-processorer til chippens oprindelige instruktionssæt [3] [4] .
- Det DARPA-finansierede Data-Intensive Architecture (DIVA) system inkluderede en 5-trins pipelinet 256-bit processor-in-memory (PIM) datakanal, komplet med registerfil og ALU'er i WideWord-processoren i 2002 [5] .
Software
Noter
- ↑ Miller, Rich Digital Universe nærmer sig en Zettabyte . Datacenterviden (4. maj 2010). Hentet 16. september 2010. Arkiveret fra originalen 6. maj 2010. (ubestemt)
- ↑ Sharon Harding. Hvad er HBM, HBM2 og HBM2E? En grundlæggende definition . Toms hardware (15. april 2021). Dato for adgang: 23. oktober 2021.
- ↑ Transmeta Efficeon TM8300-processor . Transmeta Corporation . Arkiveret fra originalen den 10. februar 2019. (ubestemt)
- ↑ Transmeta afslører planer for TM8000-processor - PCWorld . web.archive.org (14. april 2010). Dato for adgang: 23. oktober 2021. (ubestemt)
- ↑ Draper, Jeffrey; Sondeen, Jeff; Chang Woo Kang (oktober 2002). Implementering af en 256-bit WideWord-processor til den dataintensive arkitektur (DIVA) Processing-In-Memory (PIM)-chip (PDF) . International solid-state kredsløbskonference . Arkiveret fra originalen (PDF) den 29. august 2017.
- ↑ Draper, Jeffrey; Sondeen, Jeff; Chang Woo Kang (oktober 2002). Implementering af en 256-bit WideWord-processor til den dataintensive arkitektur (DIVA) Processing-In-Memory (PIM)-chip (PDF) . International solid-state kredsløbskonference . Arkiveret (PDF) fra originalen den 29. august 2017.
- ↑ Dmitriy Borisenkov via llvm-dev. RFC: På ikke 8-bit bytes og målet for det (ons 23. okt. 02:16:41 PDT 2019). Dato for adgang: 23. oktober 2021. (ubestemt)
Links