MCST-R

Den aktuelle version af siden er endnu ikke blevet gennemgået af erfarne bidragydere og kan afvige væsentligt fra den version , der blev gennemgået den 7. oktober 2016; checks kræver 3 redigeringer .

MCST-R-familien  er en russisk udvikling af universelle mikroprocessorer. Mikroprocessorer bruger SPARC-arkitekturen ( Scalable Processor ARCitecture ) version V8.

Grundlæggende information

Forkortelsen stammer fra en kombination af Moscow Center S Park of Technologies og navnet på virksomheden R oss Technology, udvikler også SPARC -arkitekturprocessorer , især hyperSPARC (Colorado 4) Ross RT620D.

Processorer af familien

Tekniske karakteristika for processorer produceret af MCST CJSC [1]
SPARC arkitektur 150 kr 500 kr R500S 1000 kr R2000
Udgivelsesår 2001 2004 2007 2011 2018 (plan)
Procesteknologi, nm 350 130 130 90 28
Arkitektur SPARC v8 SPARC v8 SPARC v8 SPARC v9, VIS1, VIS2 SPARC v9
Antal kerner en en 2 fire otte
Urfrekvens, MHz 150 500 500 1000 2000
Ydeevne (32 bit), Gflops 0,15 0,5 en 16 64
Ydeevne (64 bit), Gflops 0,15 0,5 en otte 32
Strømforbrug, W 5 en 5 femten n.a.
Kommandoer for 1 mål en en en 2 n.a.
Niveau 2 cache, MB 0 * 0 ** 0,5 2 n.a.
Hukommelsesbusbåndbredde, GB/s 0,4 0,8 2.6 6.4 n.a.
Krystalareal, mm² 100 25 81 128 n.a.
Antal transistorer, mio 2.8 5 51 180 n.a.
Antal metallag fire otte otte ti n.a.
Type skal BGA 480 BGA 376 HFCBGA 900 HFCBGA 1156 n.a.
Maksimalt antal kerner i et delt hukommelsessystem en fire 2 16 n.a.
ccLVDS interprocessor kommunikationskanaler - - - 3 n.a.
ccLVDS-kanalbåndbredde, GB/s - - - fire n.a.
ioLVDS-kanalbåndbredde, GB/s - - 1.3 2 n.a.
Maskinintegration via RDMA-kanaler - - op til 4 op til 4 n.a.
sydbro - - indbygget KPI n.a.

* det er muligt at tilslutte en ekstern cache-hukommelse op til 1 MB
** det er muligt at tilslutte en ekstern cache-hukommelse op til 4 MB

MCST-R100

MCST R-100 mikroprocessoren  er en udvikling af det russiske firma MCST fra MCST-R serien af ​​processorer baseret på SPARC arkitekturen , oprindeligt udviklet i 1985 af Sun Microsystems . Fuldt softwarekompatibel med SPARC v8-arkitekturen.

Det er et enkeltkernesystem på en chip med indbygget cache på første niveau. For at kommunikere processorer med hinanden, med hukommelsesmoduler og I/O-enheder, sørger SPARC-arkitekturen for MBus-bussen ,  en højhastighedsbus, der giver processorcache-kohærens i multiprocessorstrukturer. Mikrokredsløbet blev udviklet i henhold til de teknologiske standarder på 0,5 mikron ved hjælp af biblioteker af standardelementer.

R-100 mikroprocessoren er designet til at skabe computere til stationære og indlejrede løsninger og kan også placeres i mezzanin mikroprocessormoduler. Anvendes hovedsageligt efter ordre fra Forsvarsministeriet i Den Russiske Føderation. Den første pilotbatch af MCST-R100 mikroprocessorer blev fremstillet i Frankrig på ATMEL ES2 fabrikken ved hjælp af 0,5 mikron teknologi og testet i SPARCstation 10 og SPARCstation 20 arbejdsstationer i 2000. Processoren kørte programmer, der kører Solaris OS . Kunden besluttede dog ikke at lancere det i en serie, men at redesigne det til 0,35 mikron teknologi, hvor MCST-R150 blev udviklet . En eksperimentel batch af MCST-R100 bestod statens accept i 2001. Produktionen af ​​MCST-R100 mikroprocessorer blev dog ikke udført. [2]

Noter

  1. Vladimir Ivanov . Verdens første anmeldelse af den russiske 4-core processor Elbrus-4C , ZOOM.CNews (05/07/2014). Arkiveret fra originalen den 14. maj 2014. Hentet 13. maj 2014.
  2. Indenlandske universelle mikroprocessorer i MCST-R-serien :: Computer- og informationsteknologi :: NTB Electronics - videnskabeligt og teknisk tidsskrift . Hentet 21. juni 2009. Arkiveret fra originalen 7. december 2010.

Kilder