Echelon er kodenavnet for et nVidia - forskningsprojekt i 2010 , der skal designe en ny mikroprocessor til supercomputing og grafisk databehandling .
Defense Advanced Research Projects Agency (DARPA) har annonceret sponsorat af programmet Ubiquitous High Performance Computing ( UHPC ) [ 1] [2] , som har til formål at skabe et prototype serversystem - racks med en ydeevne på 1 petaflops og et energiforbrug på 57 kW. I konkurrencen deltog Intel , MIT , Sandia National Labs og nVidia . Afslutningen af dette program er planlagt til 2018.
Den 18. november 2010, på Supercomputing 2010-konferencen i New Orleans , Louisiana , annoncerede nVidias teknologichef Bill Dally Echelon-projektet som et resultat af virksomhedens arbejde med DARPA-initiativet. Echelon-projektet blev annonceret som en mikroprocessor, der i sine strukturelle funktioner ligner de seneste nVidia GPU'er . På trods af det faktum, at chippen på tidspunktet for meddelelsen kun eksisterede på papir, og designet blev testet i en række simuleringer, blev nogle teknologiske funktioner og planer for udvikling og frigivelse afsløret. Der blev vist skemaer, grafer og diagrammer, der viser processorens interne struktur og karakteristika.
I 2011 blev chippen evalueret til produktion ved hjælp af 10 nm procesteknologi med et chipareal på 290 mm2 [3] .
Echelon-mikroprocessoren vil bestå af 128 gevindblokke, der hver indeholder otte kerner. Hver kerne kan uafhængigt udføre flydende kommaoperationer, og hovedegenskaben er, at en kerne i én cyklus kan udføre fire dobbelt præcision flydende kommaoperationer. Samtidig er de nyeste professionelle nVidia-grafikprocessorer på tidspunktet for annonceringen - Fermi - i stand til kun at udføre én operation pr. ur. Således giver 1024 "Echelon"-kerner en teoretisk samlet ydeevne på 10 TFLOPS.
Echelon-mikroprocessoren er i stand til at udføre en enkelt floating point-operation med kun 10 picojoule energi. Til sammenligning bruger Fermi 200 picojoule til en lignende operation.
En anden funktion ved chippen er dens cachehukommelse, som har seks niveauer og er på 256 MB. Den maksimale understøttede ekstern grafikhukommelse er 256 GB.
Det er oplyst, at en fremtidig version af CUDA vil blive brugt som "Echelon"-chipprogrammeringsværktøjet , selvom understøttelse af fremtidige versioner af OpenCL , OpenMP og Microsoft DirectCompute ikke er udelukket .