Udløser

Den aktuelle version af siden er endnu ikke blevet gennemgået af erfarne bidragydere og kan afvige væsentligt fra den version , der blev gennemgået den 1. marts 2022; checks kræver 10 redigeringer .

Trigger (triggersystem) - en klasse af elektroniske enheder, der har evnen til at forblive i en af to stabile tilstande i lang tid og veksle dem under påvirkning af eksterne signaler. Hver triggertilstand genkendes let af værdien af udgangsspændingen. I kraft af handlingens natur tilhører triggere impulsenheder - deres aktive elementer (transistorer, lamper) fungerer i en nøgletilstand, og ændringen af tilstande varer meget kort tid.

Et karakteristisk træk ved triggeren som en funktionel enhed er egenskaben ved at gemme binær information. Med triggerhukommelse menes evnen til at forblive i en af to tilstande, selv efter at koblingssignalet er afsluttet. Ved at tage en af tilstandene som "1" og den anden som "0", kan vi antage, at triggeren gemmer (husker) en bit af tallet skrevet i binær kode.

Når strømmen er tændt, antager triggeren uforudsigeligt (med lige stor eller ulige sandsynlighed) en af to tilstande. Dette fører til behovet for at udføre den indledende indstilling af triggeren til den krævede begyndelsestilstand, det vil sige at sende et nulstillingssignal til de asynkrone input af triggere, tællere , registre osv. (for eksempel ved hjælp af en RC-kæde ), og tag også i betragtning, at RAM -celler , bygget på triggere ( statisk type hukommelse ), indeholder vilkårlig information efter inklusion.

Ved fremstilling af triggere bruges halvlederenheder hovedsageligt (normalt bipolære transistorer og felteffekttransistorer ), i fortiden - elektromagnetiske relæer , vakuumrør . Med fremkomsten af teknologi til produktion af mikrokredsløb med en lille og mellem grad af integration, blev produktionen af et omfattende udvalg af flip-flops i integreret design mestret. I øjeblikket er logiske kredsløb, inklusive dem, der bruger flip-flops, skabt i integrerede udviklingsmiljøer til forskellige programmerbare logiske integrerede kredsløb (FPGA'er) . De bruges hovedsageligt i computerteknologi til at organisere komponenterne i computersystemer: registre , tællere , processorer , RAM .

Historie

De diskontinuerlige karakteristika ved elektronrør, som udløsernes virkning er baseret på, blev først beskrevet under navnet "katoderelæ" af M.A. Bonch -Bruevich i 1918 . Eccles og F. W. Jordan i britisk patent nr. 148582, ansøgt om 21. juni 1918 [2] og i artiklen " Switching Relay Using Three-Electrode Vacuum Tubes " [3] af 19. september 1919 .

Definitioner

Trigger (bistabil multivibrator [4] ) er en digital maskine med flere indgange og 2 udgange.

En trigger er en seriel enhed med to stabile ligevægtstilstande, designet til at optage og gemme information. Under påvirkning af inputsignaler kan udløseren skifte fra en stabil tilstand til en anden. I dette tilfælde ændres spændingen ved dens udgang brat.

Triggere kaldes [5] sådanne logiske enheder , hvis udgangssignaler bestemmes ikke kun af signalerne ved indgangene, men også af historien om deres arbejde, det vil sige tilstanden af hukommelseselementerne .

Trigger er et af de grundlæggende (grundlæggende) elementer i digital teknologi [6] . Nogle forskere [7] inkluderer triggeren i 100 store opfindelser.

Flip- flop'en er ikke et logikelement på første niveau , men består selv af logiske elementer på første niveau - invertere eller logiske porte . I forhold til de logiske elementer på det første niveau er flip-flop'en en logisk enhed på det andet niveau.

Trigger er en elementær celle af RAM .

En trigger er den enkleste enhed, der udfører en logisk funktion med feedback , det vil sige den enkleste enhed i kybernetik .

N-ær flipflop er en enhed (elementær omskiftelig hukommelsescelle, switch med N stabile positioner), der har N stabile tilstande og evnen til at skifte fra enhver tilstand til enhver anden tilstand.

En flipflop er en logisk enhed med to stabile tilstande 0 og 1, med flere indgange og to udgange, den ene direkte og den anden omvendt.

Klassifikation

Triggere er opdelt i to store grupper - dynamiske og statiske . De er opkaldt efter den måde, outputinformationen præsenteres på.

En dynamisk trigger er en styret generator, hvis tilstand (enkelt) er kendetegnet ved tilstedeværelsen af en kontinuerlig sekvens af impulser med en bestemt frekvens ved udgangen, og den anden (nul) ved fravær af udgangsimpulser. Ændringen af tilstande udføres af eksterne impulser (figur 3).

Statiske triggere inkluderer enheder, hvis tilstand er kendetegnet ved konstante niveauer af udgangsspænding (output potentialer): høj - tæt på forsyningsspændingen og lav - næsten nul. Statiske triggere omtales ofte som potentielle triggere baseret på den måde, deres output præsenteres på.

Statiske (potentielle) triggere er til gengæld opdelt i to grupper, der er ulige i praktisk værdi - symmetriske og asymmetriske triggere. Begge klasser er implementeret på en to-trins forstærker af to invertere med positiv feedback, og de skylder deres navn til metoderne til at organisere interne elektriske forbindelser mellem kredsløbselementer.

Symmetriske udløsere er kendetegnet ved symmetrien af kredsløbet både i struktur og i parametrene for elementerne i begge arme. For asymmetriske flip-flops er parametrene for elementerne i individuelle kaskader, såvel som forbindelserne mellem dem, ikke identiske.

Symmetriske statiske flip-flops udgør hovedparten af flip-flops, der bruges i moderne elektronisk udstyr. Skemaer af symmetriske flip-flops i den enkleste implementering ( 2x2OR-NOT ) er vist i figur 4.

Den vigtigste og mest generelle klassifikationsfunktion - funktionel - giver dig mulighed for at systematisere statiske symmetriske udløsere i henhold til metoden til at organisere logiske forbindelser mellem udløserens input og output på bestemte diskrete tidspunkter før og efter fremkomsten af inputsignaler. Ifølge denne klassifikation er triggere karakteriseret ved antallet af logiske input og deres funktionelle formål (figur 5).

Det andet klassifikationsskema, uafhængigt af det funktionelle, karakteriserer triggere ved hjælp af metoden til informationsinput og evaluerer dem på tidspunktet for opdatering af outputinformationen i forhold til tidspunktet for informationsændring ved indgangene (figur 6).

Hvert af klassifikationssystemerne karakteriserer triggere efter forskellige indikatorer og supplerer derfor hinanden. For eksempel kan flip-flops af RS-typen være synkrone eller asynkrone .

En asynkron trigger ændrer sin tilstand med det samme i det øjeblik, hvor det eller de tilsvarende informationssignaler ændres, med en vis forsinkelse svarende til summen af forsinkelserne på de elementer, der udgør denne trigger.

Synkrone triggere reagerer kun på informationssignaler, hvis der er et tilsvarende signal på den såkaldte synkroniseringsindgang C (fra det engelske ur). Dette input kaldes også "takt". Sådanne informationssignaler kaldes synkrone. Synkrone flip-flops er til gengæld opdelt i flip-flops med statisk og dynamisk styring på synkroniseringsinput C.

Statiske kontroludløsere modtager informationssignaler, når en logisk enhed (direkte input) eller logisk nul (omvendt input) påføres input C.

Triggere med dynamisk styring opfatter informationssignaler, når signalet ved indgang C ændres (falder) fra 0 til 1 (direkte dynamisk C-input) eller fra 1 til 0 (omvendt dynamisk C-input). Navnet " frontdrevet udløser" findes også .

Et-trins flip- flops ( latch , latches) består af et trin, som er et hukommelseselement og et styrekredsløb, de er som regel med statisk styring. Enkelttrins dynamisk styrede triggere bruges i det første trin af to-trins dynamisk styrede triggere. En enkelt-trins trigger på UGO (Conventional Graphic Designation) er angivet med et enkelt bogstav T.

To-trins triggere ( " flip-flop ", "slapping") er opdelt i triggere med statisk kontrol og triggere med dynamisk kontrol. Med et signalniveau ved indgang C skrives information i overensstemmelse med udløserens logik til det første trin (det andet trin er blokeret for optagelse). På et andet niveau af dette signal kopieres tilstanden af det første trin til det andet (det første trin er blokeret for optagelse), udgangssignalet vises på dette tidspunkt med en forsinkelse svarende til forsinkelsen af driften af scene. Typisk bruges to-trins flip-flops i kredsløb, hvor de logiske funktioner af flip-flop-indgangene afhænger af dets output for at undgå tidsløb. To-trins udløsere i konventionelle grafiske betegnelser (UGO) er angivet med to bogstaver TT .

Triggere med kompleks logik er også tilgængelige i et- og to-trin. I disse triggere er der sammen med synkrone signaler også asynkrone. En sådan trigger er vist i figuren til højre, de øvre ( S ) og nedre ( R ) indgangssignaler er asynkrone.

Triggerkredsløb er også klassificeret efter følgende kriterier:

antallet af stabile heltalstilstande ( grundlaget for talsystemet ) (normalt er der to stabile tilstande, sjældnere - flere, se binær trigger, ternær trigger , kvartær trigger [8] , ..., decimal trigger , ... , n-ær trigger, ...);
antallet af niveauer — to niveauer (højt, lavt) i to-niveau elementer , tre niveauer (positivt, nul, negativt) i tre-niveau elementer [9] , …, N-niveauer i N-niveau elementer, …;
ifølge metoden til reaktion på interferens - gennemsigtig og uigennemsigtig. Uigennemsigtige er til gengæld opdelt i permeable og uigennemtrængelige;
i henhold til sammensætningen af logiske elementer (triggere på elementerne AND-NOT , OR-NOT , etc.).

Synkroniseringstyper

Figur 6. Klassificering af triggere efter synkroniseringstype

Grundlæggende begreber

En trigger er et lagerelement med to (eller flere) stabile tilstande, som ændres under påvirkning af inputsignaler og er designet til at gemme en bit information, det vil sige, at den har en tilstand på logisk 0 eller logisk 1.

Alle typer triggere er en finite state-maskine , inklusive det faktiske hukommelseselement (EP) og et kombinationskredsløb (CS), som kan kaldes et styrekredsløb eller trigger-indgangslogik (figur 7).

I triggergrafen er hvert toppunkt på grafen forbundet med alle andre toppunkter, mens overgange fra toppunkt til toppunkt er mulige i begge retninger (to-vejs). Grafen for en binær trigger er to punkter forbundet med et lige linjestykke, en ternær trigger er en trekant, en kvaternær trigger er en firkant med diagonaler, en quinær trigger er en femkant med et pentagram osv. Når N = 1, er triggergraf degenererer til et punkt, i matematik svarer det til et unært et eller unært nul, og i elektronik - montering "1" eller montering af "0", det vil sige den enkleste ROM . Steady states har en ekstra sløjfe på triggergrafen, hvilket betyder, at når styresignalerne fjernes, forbliver triggeren i den indstillede tilstand.

Triggertilstanden bestemmes af signalerne på de direkte og inverse udgange. Når det er positivt repræsenteret (positiv logik), repræsenterer et højt spændingsniveau på den direkte udgang en logisk 1-værdi (tilstand = 1), og et lavt niveau repræsenterer en logisk 0-værdi (tilstand = 0). I en negativ repræsentation (negativ logik) svarer et højt niveau (spænding) til en logisk værdi på 0, og et lavt niveau (spænding) svarer til en logisk værdi på 1.

Ændring af triggerens tilstand (dets skift eller optagelse) leveres af eksterne signaler og feedbacksignaler, der kommer fra udgangene af triggeren til indgangene på styrekredsløbet (kombinationskredsløb eller indgangslogik). Normalt er eksterne signaler, som triggerinput, angivet med latinske bogstaver R, S, T, C, D, V osv.

I de enkleste triggerkredsløb kan et separat styrekredsløb (CS) være fraværende. Da triggernes funktionelle egenskaber bestemmes af deres inputlogik, overføres navnene på hovedindgangene til triggerens navn.

Trigger-input er opdelt i information (R, S, T osv.) og kontrol (C, V). Informationsinput er designet til at modtage lagrede informationssignaler. Navnene på indgangssignalerne er identificeret med navnene på triggerindgangene. Kontrolindgangene bruges til at styre registreringen af information. Der er to typer styresignaler i triggere:

synkroniseringssignal (ur) C, leveret til C-indgangen (urindgang);
aktiveringssignal V, der leveres til V-indgangen.

Triggerens V-indgange modtager signaler, der tillader (V=1) eller forbyder (V=0) registrering af information. I synkrone flip-flops med V-indgang kan der optages information, hvis signalerne ved kontrol C og V-indgangene stemmer overens.

Betjeningen af flip-flops er beskrevet ved hjælp af en omskiftningstabel, som er en analog af en sandhedstabel til kombinationslogik. Udgangstilstanden for triggeren er normalt angivet med bogstavet Q. Indekset ved siden af bogstavet betyder tilstanden før signalet (t) eller (t-1) eller efter signalet (t+1) eller (t). I flip-flops med en parafase (to-fase) udgang er der en anden (omvendt) udgang, som er betegnet som Q , /Q eller Q'.

Ud over den tabelformede definition af triggeroperationen er der en formel definition af triggerfunktionen i formlerne for sekventiel logik . For eksempel er funktionen af en RS flip-flop i sekventiel logik repræsenteret af formlen:

\left({\bar {x}}\lor x\,\angle \,y\right).

Den analytiske registrering af en SR-trigger ser sådan ud:

Q=S\lor {\overline {S}}\,\angle \,{\overline {R}}.

Triggertyper

RS flip-flops

RS flip-flop asynkron Generel tabel over overgange for SR flip-flop

S	R	Q(t)	Q (t)
H	MEN	0	en
MEN	H	en	0
H	H	Q(t-1)	Q (t-1)
MEN	MEN	ikke defineret	ikke defineret
A - aktivt niveau; H - inaktivt niveau.

RS flip-flop overgangstabel på OR-NOT elementer

S	R	Q(t)	Q (t)
0	en	0	en
en	0	en	0
0	0	Q(t-1)	Q (t-1)
en	en	0	0

RS-trigger [10] [11] , eller SR-trigger (fra engelsk. Set / Reset - set / reset) - en asynkron trigger, der bevarer sin tidligere tilstand, når begge indgange er inaktive og ændrer sin tilstand, når den anvendes til en af dens aktive niveauindgange. Når et aktivt niveau anvendes på begge input, er triggerens tilstand generelt udefineret, men i specifikke implementeringer på logiske elementer antager begge udgange tilstandene enten logisk nul eller logisk 1. Afhængigt af den specifikke implementering vil det aktive input være niveau kan være enten logisk 1 eller logisk 0 Så i en RS flip-flop lavet på 2 elementer 2AND-NOT er det aktive input niveau logisk 0.

Når et aktivt niveau påføres indgangen S (fra det engelske sæt - sæt), bliver udgangstilstanden lig med en logisk enhed. Og når et aktivt niveau påføres indgangen R (fra engelsk. Reset - reset), bliver udgangstilstanden lig med logisk nul. Den tilstand, hvori aktive niveauer anvendes samtidigt på begge input R og S , er ikke defineret og afhænger af implementeringen, for eksempel i en trigger på "eller-ej"-elementerne, går begge udgange til tilstanden logisk 0, hvilket fortsætter, så længe logiske 1'ere holdes ved indgangene. Oversættelse af en fra indgangene til den inaktive tilstand, i dette eksempel til logisk 0, sætter flip-flop'en i en af de tilladte stabile tilstande. Samtidig overgang af begge input fra aktiv til inaktiv tilstand forårsager uforudsigelig skift af flip-flop til en af de stabile tilstande.

I noget litteratur kaldes flip-flops, for hvilke det er dokumenteret, hvilken tilstand ved udgangene, der svarer til samtidige aktive niveauer ved indgangene (det vil sige RS-flip-flops, hvor den forbudte tilstand er udvidet på den ene eller anden måde), for Rs. , rS eller endda R- og S-flip-flops , ved navnet på det input, der har prioritet. Ikke desto mindre skal udgangen fra den forudbestemte tilstand stadig udføres ved sekventiel (ikke samtidig) overførsel af input til den inaktive tilstand, med forbehold for pasforsinkelser (svarende til udløserens fysiske hastighed).

RS-flip-flop'en bruges til at generere et signal med positive og negative kanter, der styres separat ved at påføre impulser til indgange, der er adskilt i tid. Også RS-flip-flops bruges ofte til at eliminere falsk udløsning af digitale enheder fra den såkaldte " kontakt bounce ".

RS-flip-flops kaldes nogle gange RS-låse [12] .

Betinget grafisk betegnelse af en asynkron RS flip-flop.
Asynkron RS flip-flop på 2I-NOT elementer.
Overgangsgraf for en asynkron RS flip-flop.
Carnot kort over en asynkron RS flip-flop.
Ordning til at eliminere kontaktbounce .

RS flip-flop synkron

C	S	R	Q(t)	Q(t+1)
0	x	x	0	0
0	x	x	en	en
en	0	0	0	0
en	0	0	en	en
en	0	en	0	0
en	0	en	en	0
en	en	0	0	en
en	en	0	en	en
en	en	en	0	udefineret
en	en	en	en	udefineret

Skemaet for en synkron RS-flip-flop falder sammen med skemaet for en enkelt-trins parafase (to-faset) D-trigger, men ikke omvendt, da kombinationerne S=0, R=0 og S=1, R= 1 bruges ikke i en parafase (to-faset) D-trigger.

Algoritmen for driften af en synkron RS-flip-flop kan repræsenteres af formlen

Q(t+1)={\overline {R}}\cdot \left(~Q(t)+S~\right)+x\cdot S\cdot R,

hvor x er en ubestemt tilstand.

På samme måde tillader en flip-flop med en forudbestemt tilstand (Rs eller rS) to aktive signaler på tidspunktet for clocking og skifter i overensstemmelse med det signal, der har prioritet for det.

Symbolsk grafisk betegnelse af en RS flip-flop med statisk synkronisering
Skema af en synkron RS flip-flop på 2I-NOT elementer.
Overgangsgraf for en synkron RS flip-flop.
Carnot kort over en synkron RS flip-flop.

D-flip-flops

D-flip-flops kaldes også delay triggere (fra engelsk. delay ).

D-flip-flop synkron

D	Q(t)	Q(t+1)
0	0	0
0	en	0
en	0	en
en	en	en

D-trigger ( D fra engelsk delay - delay [13] [14] [15] , eller fra data [16] - data ) - husker indgangens tilstand og sender den til udgangen.

D-flip-flops har mindst to indgange: informations -D og synkronisering C. Urindgang C kan være statisk (potentiel) eller dynamisk. For flip-flops med en statisk indgang C optages information i det tidsrum, hvor signalniveauet C=1, sådanne flip-flops kaldes nogle gange "transparent latch". I flip-flops med dynamisk indgang C skrives information fra indgang D til triggertilstanden kun ved et spændingsfald ved indgang C. Den dynamiske indgang er afbildet i diagrammerne med en trekant eller en skråstreg. Hvis toppen af trekanten vender mod chippen eller en skråstreg i form af en skråstreg (direkte dynamisk input), så udløses aftrækkeren på kanten af pulsen , hvis trekanten vendes væk fra billedet af mikrokredsløbet eller skråstreg i form af en omvendt skråstreg (omvendt dynamisk input), derefter ved faldet af pulsen.

I en sådan flip-flop kan udgangsinformationen forsinkes en cyklus i forhold til inputinformationen Da udgangsinformationen forbliver uændret, indtil næste synkroniseringsimpuls kommer, kaldes D-triggeren også en trigger med informationslagring eller en låseudløser.

Teoretisk set kan en parafase (to-faset) D-flip-flop dannes ud fra enhver RS- eller JK-flip-flop, hvis indbyrdes inverse signaler samtidigt påføres deres indgange.

D-flip-flop bruges hovedsageligt til at implementere en lås. Så for eksempel, for at gemme 32 bits information fra en parallel bus, bruges der på et tidspunkt 32 D-flip-flops, og deres synkroniseringsindgange kombineres for at styre registreringen af information i den dannede lås, og 32 D- input er forbundet til bussen.

I et-trins D-flip-flops, under gennemsigtighed, sendes alle ændringer i information ved input D til output Q. Hvor dette er uønsket, to-trins (push-pull, Master-Slave, MS) D-flip-flops skal bruges.

D-trigger to-trins

I en enkelt-trins trigger er der ét trin med lagring af information, mens triggeren i optagetilstand er "transparent", det vil sige, at alle ændringer ved trigger-indgangen gentages ved trigger-udgangen, hvilket kan føre til falsk udløsning af enheder efter udløseren. En to-trins trigger har to trin. Først skrives informationen til det første trin, alle ændringer ved input af triggeren kommer ikke til det andet trin før omskrivningssignalet, derefter, efter overgangen af D-triggeren på det første trin til lagertilstanden, informationen omskrives til andet trin og vises ved udgangen, hvilket gør det muligt at undgå tilstanden "gennemsigtighed". En to-trins trigger kaldes en TT. Hvis det første trin af en to-trins D-trigger er lavet på en statisk D-trigger, så kaldes den to-trins D-trigger en to-trins D-trigger med statisk kontrol, og hvis på en dynamisk D-trigger , så kaldes to-trins D-triggeren en to-trins D-trigger med dynamisk styring.

T-flip-flops

T-trigger (fra engelsk. Toggle - switch ) kaldes ofte en tælle-trigger, da det er den simpleste modulo 2 - tæller [5] .

T-trigger asynkron

En asynkron T-flip-flop har ikke en tælleaktiveringsindgang - T og tænder for hver clock-impuls på indgang C.

T-flip-flop synkron

T	Q(t)	Q(t+1)
0	0	0
0	en	en
en	0	en
en	en	0

Synkron T-flip-flop [17] , med en ved indgangen T , for hver cyklus ved indgangen C ændrer sin logiske tilstand til det modsatte, og ændrer ikke udgangstilstanden ved nul ved indgangen T . En T-flip-flop kan bygges på en JK-flip-flop, en to-trins (Master-Slave, MS) D-flip-flop og to enkelt-trins D-flip-flop og en inverter.

Som du kan se i sandhedstabellen for en JK-flip-flop, går den i omvendt tilstand, hver gang et logisk 1-tal påføres J- og K- indgangene på samme tid . Denne egenskab giver dig mulighed for at oprette en T-flip-flop baseret på JK flip-flop ved at kombinere input J og K.

I en to-trins (Master-Slave, MS) D-flip-flop er den omvendte udgang Q forbundet til indgang D, og tælleimpulser føres til indgang C. Som et resultat husker udløseren Q -værdien med hver tælleimpuls , det vil sige, at den skifter til den modsatte tilstand.

T-flip-floppen bruges ofte til at dividere frekvensen med 2, mens T - indgangen får en enhed, og C -indgangen er et signal med en frekvens, der vil blive divideret med 2.

JK flip-flop

Navnet på denne type trigger blev foreslået af Eldrid Nelson under sin tid hos Hughes Aircraft . Ved udviklingen af dette flip-flops logiske kredsløb udpegede Nelson par af modvirkende triggerindgange A og B, C og D, E og F, G og H, J og K. I en patentansøgning indleveret i 1953 for input af triggeren han beskriver, som senere fik navnet JK flip-flop, brugte Nelson betegnelserne "J-input" og "K-input" [18]

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	en	en
0	en	0	0
0	en	en	0
en	0	0	en
en	0	en	en
en	en	0	en
en	en	en	0

JK flip-flop [19] [20] fungerer på samme måde som RS flip-flop, med én undtagelse: når en logisk en anvendes på både input J og K, ændres tilstanden af flip-flop output til det modsatte, det vil sige, en inversionsoperation udføres (hvilket er, hvordan den adskiller sig fra RS flip-flops med en foruddefineret tilstand, der strengt taget går til et logisk nul eller et, uanset den tidligere tilstand). J - indgangen ligner S -indgangen på en RS-flip-flop. K- indgangen svarer til R -indgangen på en RS-flip-flop. Når man anvender en til input J og nul til input K , bliver udgangstilstanden for triggeren lig med en logisk. Og når man anvender én til input K og nul til input J , bliver udløserens udgangstilstand lig med det logiske nul. JK flip-flop'en har, i modsætning til RS flip-flop'en, ikke deaktiverede tilstande ved hovedindgangene, men dette hjælper ikke på nogen måde, når reglerne for udvikling af logiske kredsløb overtrædes. I praksis bruges kun synkrone JK-flip-flops, det vil sige, at tilstandene for hovedindgangene J og K kun tages i betragtning i clocking-øjeblikket, for eksempel på den positive kant af pulsen ved synkroniseringsindgangen, da begrebet "samtidighed" for asynkrone signaler allerede i sig selv, i selve definitionen, indeholder usikkerhed om adfærd efter typen af statsrace (igen, Rs- og rS-triggere har ikke dette problem, fordi de ikke udfører inversion , men blot adlyde det signal, der er prioriteret for dem).

Teoretisk set ville opbygning af en asynkron JK-flip-flop i det væsentlige betyde at bygge en RS-flip-flop med dynamiske input, når kanten af J(S)-signalet skifter flip-flop til en logisk, og kanten af K(R) ) signal til nul, selvom signalniveauet J fortsætter med at vare, og omvendt. Naturligvis er "samtidigheden" af skift direkte forbudt her og kræver intervaller bestemt af udløserens pashastighed. En statisk clocket flip-flop kan opføre sig på samme måde ved at holde clock-input højt på tidspunktet for skift af input.

Baseret på JK flip-flop, er det muligt at bygge en D-flip-flop eller en T-flip-flop. Som du kan se i sandhedstabellen for en JK-flip-flop, går den i omvendt tilstand, hver gang et logisk 1-tal påføres J- og K- indgangene på samme tid . Denne egenskab giver dig mulighed for at oprette en T-flip-flop baseret på JK flip-flop ved at kombinere input J og K [21] .

Algoritmen for driften af en JK flip-flop kan repræsenteres af formlen

Q(t+1)={\overline {Q}}(t)\cdot J+Q(t)\cdot {\overline {K}}.

Konventionel grafisk betegnelse af en JK flip-flop med statisk input C
JK flip-flop overgangsgraf
Carnot kort over JK flip-flop

Synkrone og asynkrone triggere

Asynkrone triggere

En asynkron trigger ændrer sin tilstand med det samme i det øjeblik, hvor det eller de tilsvarende informationssignaler vises, med en vis forsinkelse svarende til summen af forsinkelserne på de elementer, der udgør denne trigger.

Synkrone triggere med dynamisk timing

Synkrone flip-flops med dynamisk timing ændrer kun deres tilstand i øjeblikket af en bestemt overgang af ursignalet (enten 0 → 1 eller 1 → 0, det vil sige på den stigende eller faldende kant af urimpulsen). Med et konstant signalniveau ved urindgangen afspejles ingen ændringer i informationsinputten i triggerens tilstand.

Figuren viser et D-flip-flop-kredsløb med clocking på den stigende kant af clock-signalet.

Triggeren består af tre asynkrone RS flip-flops på NAND-elementer. En af triggerne er den primære (DD5, DD6), de to andre er hjælpefunktioner (DD1, DD2 og DD3, DD4), der husker tilstanden af D-linjen på tidspunktet for den positive kant af signalet C og forhindrer re -udløsende.

Når clock-signalet er inaktivt (C=0), har begge hjælpe-flip-flops et 1-signal ved udgangen (hoved-flip-floppen er således i lagertilstand), og den ene af dem er i "on"-tilstand (den udgangene fra de logiske elementer er signalerne 1 og 0 ), og den anden er i "deaktiveret" tilstand 11. Hvilken af flip-flopsene, der er i "deaktiveret" tilstand, afhænger af signalet på input D. Så hvis D =0, så er triggeren DD3, DD4 i tilstand 11, og triggeren DD1, DD2 er i tilstand 10, og ved D=1 observeres det modsatte billede.

Så snart indgang C gennemgår et hop 0 → 1, er hjælpeflip-floppene fikseret i antifasetilstande 10 og 01, som ikke ændres ved ændringer i signalet D. Følgelig er hovedflip-floppen i en af to tilstande, afhængigt af signalet D på tidspunktet for urspringsignalet.

Ternære udløsere

Logiske diagrammer af de ternære analoger af RS-flip-flop, enkelt-trins D-flip-flop, to-trins D-flip-flop og tælle flip-flop (T-flip-flop) er vist på side [22] .

Firedobbelt udløsere

Se side [23] for logiske diagrammer af de kvartære analoger af RS-flip-flop, enkelt-trins D-flip-flop, to-trins D-flip-flop og tælle-flip-flop (T-flip-flop) .

Udløsere med et vilkårligt antal stabile tilstande

En flip-flop med et hvilket som helst antal stabile tilstande N er bygget af N logiske elementer (N-1) ELLER-NOT eller (N-1) OG-NOT ved at forbinde outputtet fra hvert element (Q0, Q1, ..., Q(N-1)) med de tilsvarende indgange for alle andre elementer. Det vil sige, at det mindste antal logiske elementer til at bygge en N-ær flip-flop er N.

Flip-flops på (N-1)ELLER-NOT-elementer fungerer i en direkte kode på én enhed (ved udgangen Q på et af elementerne - "1", ved udgangene Q på andre elementer - "0").

Flip-flops på elementer (N-1) OG-IKKE virker i en omvendt en-nul kode (ved output Q af et af elementerne - "0", ved output Q af andre elementer - "1").

Disse flip-flops fungerer som statiske scratch-pad memory ( SRAM ) celler, drevet af N adgangstransistorer (ikke vist i diagrammet).

Når man tilføjer én indgang og skifter styrekredsløb i logiske elementer, kan disse flip-flops fungere som N-ære analoger til en binær RS-flip-flop.

I ikke-positionelle talsystemer :
de specifikke omkostninger ved invertere afhænger ikke af antallet af triggertilstande: , hvor er antallet af invertere, er antallet af triggertilstande. De specifikke omkostninger ved dioder i de logiske dele af logiske elementer har en lineær afhængighed af antallet af triggertilstande: hvor er antallet af invertere, er antallet af triggertilstande, er antallet af dioder i den logiske del af en logik element. Ved denne parameter er binære triggere mere rentable. $y={\frac {x_{1}}{x_{2}}}=1$ $x_{1}$ $x_{2}$
$y=(x_{2}-1)\cdot {\frac {x_{1}}{x_{2}}}=x-1$ $x_{1}$ $x_{2}$ $(x_{2}-1)$

I ovenstående fremgangsmåde til at konstruere flip-flops med et hvilket som helst antal stabile tilstande, stiger antallet af indgange i logiske elementer i hver elementær celle i triggeren, når antallet af stabile tilstande - n stiger. Larry K. Baxter, Lexington, Mass . Tildelt: Shintron Company, Inc., Cambridge, Mass . US patent 3.764.919 okt. 9, 1973 Arkiveret: Dec. 22, 1972 Fig. 3 tilbyder en anden tilgang til at bygge flip-flops med et hvilket som helst antal stabile tilstande, hvor antallet af logiske elementer og antallet af input i logiske elementer i hver elementær celle i flip-floppen forbliver konstant, men koblingstiden for flip-flop'en stiger proportionalt med antallet af bits af flip-flop.

Fysiske implementeringer af triggere

Thyristor flip-flops

Tyristoren er velegnet til at erstatte memory-elementet i flip-flops.

Beskrivelse af kredsløbet på eksemplet med en RS-trigger: Triggerudgangen Q er forbundet med tyristorkatoden, input S er forbundet med styreelektroden, en konstant spænding er forbundet til anoden gennem en felteffekttransistor med en isoleret gate, indgang R er forbundet med felteffekttransistorens gate.

Beskrivelse af arbejdet: Starttilstanden ved udgangen Q er nul: tyristoren er i lukket tilstand, strømmen ved udgangen svarer til nul. Overgang til enhedstilstand: en spænding svarende til en logisk enhed tilføres indgangen S; tyristoren låses op, og spændingen ved udgangen Q stiger svarende til en logisk enhed; med et efterfølgende fald i spændingen ved indgangen S, tyristoren opretholder en lav modstand, og spændingen ved udgangen Q forbliver lig med en logisk enhed. Overgang fra logisk et til nul: en spænding lig med en logisk påføres indgangen R. Felteffekttransistoren går i en lukket tilstand, spændingen ved tyristorens anode falder, som et resultat af hvilket tyristormodstanden stiger, og den går i en tilstand med lav udgangsspænding svarende til logisk nul, denne tilstand opretholdes, når indgangsspændingen ved tyristoranoden øges.

Tyristoren kan udskiftes med to bipolære transistorer (afhængigt af hvilken implementering der er mere praktisk).

Som et resultat får vi en RS flip-flop på tre transistorer.

Relækontaktorbaseudløsere

På trods af udviklingen af elektronik og især mikroelektronik bruges der stadig simpel logik på elektromagnetiske relæer. Dette skyldes den lette implementering, høje støjimmunitet og et godt niveau af elektrisk isolation af input og output af sådanne kredsløb sammenlignet med halvleder- og lampeelektronik. Men man skal huske på, at elektromagnetiske relæer for det meste forbruger en betydelig strøm.

Disse er for eksempel:

triggerkredsløb "med selvopsamling" til start af asynkronmotorer med egern-burrotor.
Auto-switch-ordninger for standby-strømforsyninger i industri og bygninger.

Implementering baseret på triggere af andre typer

Da enhver af de fire typer af udløsere under overvejelse (RS, D, JK, T) er universel, kan en udløser af enhver anden type implementeres på basis af den ved hjælp af yderligere logiske elementer. Tabellen viser eksempler på en sådan implementering.

Måltype _	RS flip-flop	D flip-flop	JK flip-flop	TC trigger
RS
D
JK
TC
T

Se også

Binært talsystem
Bit
Binære logiske porte
inverter
Ternær trigger
Dekatronen er en rørtæller med 10 stabile tilstande.
Tæller (elektronik)
Register (digital teknologi)
En computer
Schmitt udløser

Litteratur

Zeldin E. A. Triggere . - Energoatomizdat, 1983. - S. 96. (utilgængeligt link)
Jean M. Rabai, Ananta Chandrakasan, Borivoj Nikolic. Digitale integrerede kredsløb. Designmetodologi = Digitale integrerede kredsløb. - 2. udg. - M . : "Williams" , 2007. - S. 912 . — ISBN 0-13-090996-3 .
Shamshin VG Historien om tekniske kommunikationsmidler. Proc. godtgørelse., 2003. Far Eastern State Technical University.
Vasyukevich V. O. Analyse af triggerfunktioner // Automation and Computer Science. - 2009. - Nr. 4. - S. 21-29. — ISSN 0132-4160.
Ugryumov E. P. Elementer og komponenter i den digitale computer. Moskva: Højere skole, 1976.

Noter

↑ Pages of History Arkiveret 9. oktober 2009. . 1918
↑ William Henry Eccles og Frank Wilfred Jordan, "Forbedringer i ioniske relæer" Arkiveret 20. december 2008 på Wayback Machine . Britisk patentnummer: GB 148582 (indleveret: 21. juni 1918; offentliggjort: 5. august 1920).
↑ WH Eccles, FW Jordan Et triggerrelæ, der bruger tre-elektrode termioniske vakuumrør. Elektrikeren, Vol. 83, s. 298 (19. september 1919). Genoptrykt i Radio Review, Vol. 1, nr. 3, s. 143-146 (december 1919)
↑ http://physicsbooks.narod.ru/Jansen/1.htm Arkiveret 16. april 2008 på Wayback Machine 4.40. Bistabil multivibrator (trigger)
↑ 1 2 de.ifmo.ru - "Sekventielle skemaer" . Hentet 27. november 2008. Arkiveret fra originalen 3. december 2008. (ubestemt)
↑ http://www.intuit.ru/department/hardware/archhard2/1/2.html Arkiveret 16. februar 2007 på Wayback Machine Internet University. 1. Foredrag: Computerens vigtigste funktionelle elementer, del 1. Trigger
↑ http://www.net-lib.info/11/4/536.php Arkiveret 5. marts 2016 på Wayback Machine Konstantin Ryzhov - 100 Great Inventions. 1919 Trigger af Bonch-Bruevich, Eccles og Jordan.
↑ http://potan.livejournal.com/91399.html Arkiveret 27. oktober 2006 på Wayback Machine Number Systems (fortsat).
↑ Ternær digital teknologi; Perspektiv og modernitet. 28.10.05 Kushnerov A. Universitet. Ben Gurion, Beer Sheva, Israel. . Dato for adgang: 24. december 2008. Arkiveret fra originalen den 7. oktober 2013. (ubestemt)
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Arkiveret 12. oktober 2009 på Wayback Machine RS-udløseren.
↑ http://it.fitib.altstu.ru/neud/shemotechnika/index.php?doc=teor&st=124 Arkiveret 6. januar 2014 på Wayback Machine TEMA 11. Triggerkredsløb. bistabil celle. Ordning til at eliminere kontakt bounce. Asynkrone og synkrone triggere. Et-takts og totakts udløsere. 11.1. Asynkrone RS flip-flops. 11.1.1. RS - trigger på to elementer "2I-NOT".
↑ Arkiveret kopi . Hentet 24. juni 2009. Arkiveret fra originalen 15. februar 2010. (ubestemt) 2 LOGISK SIMULERING AF VLSI PÅ SKIFTSNIVEAU. Fig.2.6-a) SR-klemme, b) Implementering af SR-klemme på MOSFET'er
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Arkiveret 12. oktober 2009 på Wayback Machine D-trigger.
↑ http://dfe3300.karelia.ru/koi/posob/log_basis/triger1.html Arkivkopi dateret 1. februar 2009 på Wayback Machine Computer logiske grundlag. D-Trigger (downlink siden 12-10-2016 [2203 dage])
↑ http://cxem.net/beginner/beginner15.php Arkiveret 30. april 2013 på Wayback Machine Triggers. Clocked D flip-flop
↑ ARRL-håndbogen for radioamatører, 2002, s. 7-11
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#TTRIGGER Arkiveret 12. oktober 2009 på Wayback Machine T-trigger
↑ Eldred C. Nelson, "High-Speed Printing System", US 2850566 , udgivet sept. 8, 1953, udstedt Sept. 2, 1958 ; side 15
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Arkiveret 12. oktober 2009 på Wayback Machine JK-udløseren
↑ http://dfe3300.karelia.ru/koi/posob/log_basis/triger3.html Arkivkopi dateret 4. juni 2009 på Wayback Machine Computers logiske grundlag. JK flip-flop
↑ www.gelezo.com - Udløsere . Hentet 27. november 2008. Arkiveret fra originalen 7. marts 2012. (ubestemt)
↑ Trinity-udløser . Hentet 20. november 2015. Arkiveret fra originalen 21. november 2015. (ubestemt)
↑ Kvartær digital teknologi . Hentet 20. november 2015. Arkiveret fra originalen 21. november 2015. (ubestemt)
↑ http://andserkul.narod.ru/5B_BinaryCodedPenta_RS1S2S3S4-trigger.pdf Arkiveret 21. marts 2016 på Wayback Machine Five-bit RS1S2S3S4 flip-flop