SDRAM ( Eng. Synchronous Dynamic Random A ccess Memory - Synchronous dynamic random access memory) er en type lagerenhed, der bruges i en computer og andre digitale enheder som RAM .
I modsætning til andre typer DRAM, der brugte asynkron dataudveksling , returneres svaret på styresignalet modtaget af enheden ikke med det samme, men kun når det næste kloksignal modtages . Ursignaler giver dig mulighed for at organisere arbejdet med SDRAM i form af en tilstandsmaskine, der udfører indkommende kommandoer. I dette tilfælde kan indkommende kommandoer ankomme i form af en kontinuerlig strøm, uden at vente, indtil udførelsen af tidligere instruktioner er afsluttet ( piping ): umiddelbart efter skrivekommandoen kan den næste kommando ankomme uden at vente på, at dataene bliver skrevet. Modtagelsen af læsekommandoen vil medføre, at dataene vises ved udgangen efter et vist antal cyklusser - denne tid kaldes forsinkelsen og er en af de vigtige egenskaber ved denne type enhed.
Opdateringscyklusser udføres på én gang for hele rækken, i modsætning til tidligere typer DRAM , som opdaterede data på en intern tæller ved hjælp af CAS-kommandoopdateringsmetoden før RAS.
Masseproduktionen af SDRAM begyndte i 1997. Oprindeligt blev denne type hukommelse tilbudt som et alternativ til dyr videohukommelse ( VRAM ), men snart vandt SDRAM popularitet og begyndte at blive brugt som RAM, der gradvist erstattede andre typer dynamisk hukommelse. DDR-teknologier, der fulgte, gjorde SDRAM endnu mere effektivt. Udviklingen af DDR SDRAM blev fulgt af standarderne DDR2 SDRAM , DDR3 SDRAM , DDR4 SDRAM og DDR5 SDRAM .
Med fremkomsten af efterfølgende standarder blev den første SDRAM-standard kendt som SDR (Single Data Rate - i modsætning til Double Data Rate). I en cyklus blev der modtaget en styrekommando, og et dataord blev transmitteret. Typiske clockhastigheder var 66, 100 og 133 MHz. SDRAM-chips blev produceret med databusser af forskellige bredder (normalt 4, 8 eller 16 bit), men som regel var disse chips en del af et 168-bens DIMM -modul , som tillod dig at læse eller skrive 64 bit (i versionen) uden paritet ) eller 72 bit (med paritet) i én cyklus.
Brugen af databussen i SDRAM viste sig at være kompliceret af en forsinkelse på 2 eller 3 cyklusser mellem indgangen af læsesignalet og fremkomsten af data på databussen, mens der ikke skulle være nogen forsinkelse under skrivningen. Det krævede udvikling af en ret kompleks controller, der ikke ville tillade at bruge databussen til skrivning og læsning på samme tid.
Kommandoerne, der styrer SDR SDRAM-hukommelsesmodulet, sendes til modulkontakterne via 7 signallinjer. På den ene af dem leveres et ursignal, hvis forreste (stigende) kanter sætter tidspunkterne for, hvor kontrolkommandoer læses fra de resterende 6 kommandolinjer. Navnene (i parentes - afkodning af navne) på de seks kommandolinjer og beskrivelser af kommandoerne er angivet nedenfor:
SDRAM-enheder er internt opdelt i 2 eller 4 uafhængige hukommelsesbanker. Adresseindgangene på den første og anden hukommelsesbank (BA0 og BA1) bestemmer hvilken bank den aktuelle instruktion er beregnet til.
Følgende kommandoer accepteres:
/CS | /RAS | /CAS | /VI | B.A.n _ | A10 | En n | Hold |
---|---|---|---|---|---|---|---|
PÅ | x | x | x | x | x | x | kommandoforsinkelse (ingen betjening) |
H | PÅ | PÅ | PÅ | x | x | x | ingen operation |
H | PÅ | PÅ | H | x | x | x | stoppe den aktuelle batch-læse- eller skriveoperation. |
H | PÅ | H | PÅ | banknummer | H | kolonnenummer | læse en datapakke fra den aktuelt aktive række. |
H | PÅ | H | PÅ | banknummer | PÅ | kolonnenummer | ligesom den forrige kommando, og i slutningen af kommandoen skal du genskabe og lukke denne række. |
H | PÅ | H | H | banknummer | H | kolonnenummer | skrive en datapakke til den aktuelt aktive række. |
H | PÅ | H | H | banknummer | PÅ | kolonnenummer | ligesom den forrige kommando, og i slutningen af kommandoen skal du genskabe og lukke denne række. |
H | H | PÅ | PÅ | banknummer | rækkenummer | åben række til skrive- og læseoperationer. | |
H | H | PÅ | H | banknummer | H | x | deaktiver den aktuelle række i den valgte bank. |
H | H | PÅ | H | x | PÅ | x | deaktiver den aktuelle række af alle banker. |
H | H | H | PÅ | x | x | x | regenerer en række af hver bank ved hjælp af den interne tæller. Alle banker skal deaktiveres. |
H | H | H | H | 0 0 | MODE | fra linjerne A0-A9 belastningskonfigurationsparametre ind i mikrokredsløbet. De vigtigste er CAS-latens (2 eller 3 cyklusser) og pakkelængde (1, 2, 4 eller 8 cyklusser) |
af Dynamic Random Access Memory (DRAM) | Typer|
---|---|
asynkron | |
Synkron | |
Grafisk | |
Rambus | |
Hukommelsesmoduler |