Multi-projekt wafer

Multi-Project Wafer (MPW, nogle gange Multi-Project Chip, MPC, shuttle ) er en variant af mikroelektronisk produktion, når flere forskellige integrerede kredsløb udviklet af forskellige teams fremstilles samtidigt på en halvlederwafer . Fremstilling af halvledere er dyr, og fotomasker er særligt dyre. Derfor gør muligheden for fælles brug af fotomasker og plader det muligt at reducere omkostningerne ved produktion af små serier af små enheder, der deler omkostningerne mellem snesevis af kunder [1] . MPW kan bruges til prototyping [2] , sådanne chips bestilles af både kommercielle udviklere og studerende eller forskere. Der er flere producenter rundt om i verden, der tilbyder MPW, blandt hvilke der er offentlige og private organisationer, for eksempel MOSIS, CMP, Europractice.

Den første velkendte MPW-producent var MOSIS ( Eng.  Metal Oxide Silicon Implementation Service ), grundlagt af DARPA som et infrastrukturprojekt til forskning og udvikling af VLSI . MOSIS startede driften i 1981 efter Lynn Conway organiserede VLSI System Design Course på MIT i 1978. I løbet af 1992-2002 blev der lavet mere end 12 tusinde elevprojekter [3] . I øjeblikket opfylder MOSIS primært kommercielle ordrer, men fortsætter med at arbejde med universiteter.

Ved udvikling af VLSI-topologier til MOSIS blev der brugt enten åbne (ikke-proprietære) DRC'er eller proprietære regler fra producenten. Forskellige topologier blev organiseret i partier og fremstillet på fabrikker. Færdige chips blev leveret til kunderne enten pakket eller uemballeret.

Mange halvlederfabrikater tilbyder MPW-chipfremstilling. Derudover kan enhver virksomhed bestille produktion af flere af sine egne integrerede kredsløb på én wafer. For eksempel kan en stor del af waferen være afsat til produktion af massemikrokredsløb, og på en lille del af waferen kan der bestilles produktion af prototyper af næste generations kredsløb.

Ulempen ved MPW er et lille antal chips opnået, de høje omkostninger ved at få yderligere chips fra et færdiglavet sæt fotomasker, ufuldstændig brug af waferområdet (især på grund af stærke restriktioner på placeringen af ​​spånskærelinjer [ 4] [5] ).

Ofte foreslås forældede fremstillingsprocesser for MPW.

Noter

  1. ↑ Yield-drevet multi-projekt sigtemiddel design og wafer terninger Arkiveret 10. januar 2014 på Wayback Machine // Proc. SPIE 5992, 25. årlige BACUS-symposium om fotomasketeknologi, 599249 (8. november 2005); doi:10.1117/12.632036 : "Multiple project wafers (MPW), eller "shuttle"-kørsler, giver en attraktiv løsning til sådanne lavvolumendesigns ved at tilvejebringe en mekanisme til at dele omkostningerne ved maskeværktøj mellem op til snesevis af designs."
  2. ↑ Chipdesign, open source og gør-det-selv: Del 3, batchfremstilling af chips Arkiveret 24. januar 2013 på Wayback Machine // Geoffrey L. Barrows, 12. september 2011
  3. ↑ Pina, CA (MOSIS Service, Univ. of Southern California, CA, USA). Udvikling af MOSIS VLSI-uddannelsesprogrammet // Den første IEEE International Workshop om elektronisk design, test og applikationer, 2002. Proceedings.. - 2002. - doi : 10.1109/DELTA.2002.994612 .
  4. ↑ Design Space Exploration for at minimere multi-Project Wafer produktionsomkostninger Arkiveret 10. januar 2014 på Wayback Machine : "Men med side-til-side terning begrænsninger (en terning linje starter fra den ene side af en wafer og skal stoppe ved den anden side af waferen), kan vi ikke opnå ovenstående antal blottede terninger, fordi chips 6 og 7 vil blive ødelagt, og chip 1 vil blive kasseret, når terningerne h2, h3, v1 og v2 bruges til at opnå chip 8."
  5. ↑ Arkiveret kopi (link ikke tilgængeligt) . Hentet 10. januar 2014. Arkiveret fra originalen 10. januar 2014. 

Litteratur