Latency (herunder engelsk CAS Latency, CL ; jargon timing ) er tidsforsinkelsen af signalet under driften af dynamisk random access memory med en sideorganisation, især SDRAM . Disse tidsforsinkelser kaldes også timings og for kortheds skyld skrives de som tre tal, i rækkefølge: CAS Latency , RAS til CAS Delay og RAS Precharge Time . Gennemløbet af sektionen " processor - hukommelse " og forsinkelsen i at læse data fra hukommelsen og som følge heraf afhænger systemets hastighed i høj grad af dem.
Mål for tidspunkter - buscyklus[ hvad? ] hukommelse. Hvert ciffer i 2-2-2-formlen betyder således signalets behandlingsforsinkelse, målt i hukommelsesbuscyklusser. Hvis der kun er angivet ét ciffer (f.eks. CL2), er kun den første parameter underforstået, dvs. CAS-latens .
Nogle gange kan formlen for hukommelsestider bestå af fire cifre, for eksempel 2-2-2-6. Den sidste parameter kaldes "DRAM Cycle Time Tras / Trc" og karakteriserer hastigheden af hele hukommelseschippen. Den definerer forholdet mellem det interval, i hvilket rækken er åben for dataoverførsel (tRAS - RAS Active time) og den periode, hvori den fulde cyklus med åbning og opdatering af rækken (tRC - Row Cycle time), også kaldet bankcyklus (Bank Cycle Time) er afsluttet. ).
Producenter leverer normalt deres chips , på grundlag af hvilke hukommelsesbjælken er bygget, med information om de anbefalede timings for de mest almindelige systembus-frekvenser. På hukommelsesbjælken gemmes information i SPD -chippen.og tilgængelig for chipsættet. Du kan se disse oplysninger programmatisk, for eksempel med programmet CPU-Z .
Fra brugerens synspunkt giver information om timings dig mulighed for groft at evaluere ydeevnen af RAM, før du køber den. Hukommelsestiderne for DDR- og DDR2 - generationerne blev tillagt stor betydning, da processorcachen var relativt lille, og programmerne ofte fik adgang til hukommelsen. DDR3 generations hukommelsestider får mindre opmærksomhed, da moderne processorer (for eksempel AMD Bulldozer , Trinity og Intel Core i5, i7) har relativt store L2-cache og er udstyret med en enorm L3-cache, som gør det muligt for disse processorer at få adgang til hukommelsen meget sjældnere , og i nogle tilfælde er programmet og dets data helt placeret i processorens cache (se Hukommelseshierarki ).
Parameternavn | Betegnelse | Definition |
---|---|---|
CAS latens | CL | Forsinkelsen mellem afsendelse af kolonneadressen til hukommelsen og starten af dataoverførslen. Den tid, det tager at læse den første bit fra hukommelsen, når den påkrævede række allerede er åben. |
Rækkeadresse til kolonneadresseforsinkelse | TRCD _ | Antallet af flueben mellem åbning af en række og adgang til kolonner i den. Den tid, der kræves for at læse den første bit fra hukommelsen uden en aktiv række, er T RCD + CL. |
Rækkeforopladningstid | TRP _ | Antallet af flueben mellem en kommando for at forudoplade banken (lukning af en række) og åbning af næste række. Den tid, der kræves for at læse den første bit fra hukommelsen, når en anden række er aktiv, er T RP + T RCD + CL. |
Række aktiv tid | T RAS | Antallet af cyklusser mellem kommandoen om at åbne banken og kommandoen om forudgående opladning. Tiden til at opdatere rækken. Overlejret på T RCD . Minimum tid mellem aktivering og foropladning af hukommelsesrækken. Dette er antallet af cyklusser, hvorunder hukommelsesstrengen kan læses/skrives. Normalt omtrent lig med mindst T RCD + T RP . |
Bemærkninger: |
CAS latency (fra den engelske kolonne adresse strobe latency , CAS latency , CL , CAS latency) er ventetiden (udtrykt i antallet af hukommelsesbus clock-cyklusser) mellem processorens anmodning om at få indholdet af en hukommelsescelle og tidspunkt, hvor RAM'en ikke kan læse den første celle i den anmodede adresse[ angiv ] .
SDR SDRAM -hukommelsesmoduler kan have en CAS-latens på 1, 2 eller 3 cyklusser. DDR SDRAM-moduler kan have en CAS-latens på 2 eller 2,5.
Benævnt CAS eller CL på hukommelsesmoduler. Mærket CAS2 , CAS -2 , CAS=2 , CL2 , CL-2 eller CL=2 angiver en forsinkelsesværdi på 2.
Generation | Type | Dataoverførselshastighed ( megatransaktioner pr. sekund ) |
Lidt tid | Kommandoudstedelseshastighed | Cyklus varighed | CL | 1. ord | 4. ord | 8. ord |
---|---|---|---|---|---|---|---|---|---|
SDRAM | PC100 | 100MT/s | 10 ns | 100 MHz | 10 ns | 2 | 20 ns | 50 ns | 90 ns |
PC133 | 133MT/s | 7,5 ns | 133 MHz | 7,5 ns | 3 | 22,5 ns | 45ns | 75ns | |
DDR SDRAM | DDR-333 | 333MT/s | 3ns | 166 MHz | 6 ns | 2.5 | 15 ns | 24ns | 36ns |
DDR-400 | 400MT/s | 2,5 ns | 200MHz | 5 ns | 3 | 15 ns | 22,5 ns | 32,5 ns | |
2.5 | 12,5 ns | 20 ns | 30 ns | ||||||
2 | 10 ns | 17,5 ns | 27,5 ns | ||||||
DDR2 SDRAM | DDR2-667 | 667MT/s | 1,5 ns | 333 MHz | 3ns | 5 | 15 ns | 19,5 ns | 25,5 ns |
fire | 12ns | 16,5 ns | 22,5 ns | ||||||
DDR2-800 | 800MT/s | 1,25 ns | 400MHz | 2,5 ns | 6 | 15 ns | 18.75ns | 23.75ns | |
5 | 12,5 ns | 16.25ns | 21.25ns | ||||||
4.5 | 11.25ns | 15 ns | 20 ns | ||||||
fire | 10 ns | 13.75ns | 18.75ns | ||||||
DDR2-1066 | 1066MT/s | 0,95 ns | 533 MHz | 1,9 ns | 7 | 13.13ns | 15.94ns | 19,69 ns | |
6 | 11.25ns | 14.06ns | 17.81ns | ||||||
5 | 9,38 ns | 12.19ns | 15.94ns | ||||||
4.5 | 8.44ns | 11.25ns | 15 ns | ||||||
fire | 7,5 ns | 10.31ns | 14.06ns | ||||||
DDR3 SDRAM | DDR3-1066 | 1066MT/s | 0,9375 ns | 533 MHz | 1.875 ns | 7 | 13.13ns | 15.95ns | 19,7 ns |
DDR3-1333 | 1333MT/s | 0,75 ns | 666 MHz | 1,5 ns | 9 | 13,5 ns | 15.75ns | 18.75ns | |
6 | 9ns | 11.25ns | 14.25ns | ||||||
DDR3-1375 | 1375MT/s | 0,73 ns | 687 MHz | 1,5 ns | 5 | 7,27 ns | 9.45ns | 12.36ns | |
DDR3-1600 | 1600MT/s | 0,625 ns | 800MHz | 1,25 ns | 9 | 11.25ns | 13.125ns | 15.625ns | |
otte | 10 ns | 11.875 ns | 14.375 ns | ||||||
7 | 8,75 ns | 10,625 ns | 13.125ns | ||||||
6 | 7,50 ns | 9,375 ns | 11.875 ns | ||||||
DDR3-2000 | 2000MT/s | 0,5 ns | 1000MHz | 1 ns | ti | 10 ns | 11,5 ns | 13,5 ns | |
9 | 9ns | 10,5 ns | 12,5 ns | ||||||
otte | 8ns | 9,5 ns | 11,5 ns | ||||||
7 | 7ns | 8,5 ns | 10,5 ns |