SSSE3

Supplerende Streaming SIMD Extension 3 ( SSSE3 ) er betegnelsen givet af Intel til den fjerde instruktionssætudvidelse. Den forrige var SSE3 , og Intel tilføjede endnu et 'S' i stedet for at øge lokalnummeret, måske fordi de anså SSSE3 for at være en simpel tilføjelse til SSE3. Ofte, før den officielle betegnelse SSSE3 blev brugt, blev disse nye kommandoer kaldt SSE4. De fik også kodenavnet Tejas New Instructions (TNI) og Merom New Instructions (MNI) efter de processorer, hvor Intel først havde til hensigt at understøtte disse nye instruktioner. SSSE3, som er introduceret i Intel Core Microarchitecture, er tilgængelig i Xeon 5100-serien af ​​processorer (server- og workstation-versioner), samt Intel Core 2-processorer (notebook- og desktop-versioner) og Intel Atom.

Nyt i SSSE3 sammenlignet med SSE3 er 16 unikke pakkede heltalskommandoer. Hver af dem kan arbejde med både 64-bit (MMX) og 128-bit (XMM) registre, så Intel henviser til 32 nye kommandoer i sine materialer.

Nye instruktioner

Arbejde med tegnet

• PABSB , PABSW , PABSD - (Packed Absolute Value {Bytes/Words/DWords})
  • Input - { A0, A1 ... }
  • Output - { A0 * tegn(A0), A1 * tegn(A1)... }

Hvert resultatfelt er den absolutte værdi af det tilsvarende felt fra src1. Faktisk er det de samme operationer PSIGNB, PSIGNH, PSIGNW, som begge har det samme register.

• PSIGNB , PSIGNW , PSIGND - (Packed Sign {Bytes/Words/DWords})
  • Input — { A0, A1… }, { B0, B1… }
  • Output - { A0 * tegn(B0), A1 * tegn(B1)... }

Hvert resultatfelt er produktet af feltet i src1 gange {-1,0,1} afhængigt af tegnet for det tilsvarende felt i src2 (multipliceres med 0, når feltet i src2 er nul).

Skifter

• PALIGNR - (Packed Align Right)
  • Input - { A0, A1 }, { B0, B1 }, imm8
  • Output - { B1_B0_A1_A0 >> (imm8 * 8) }

De to registre i operanden behandles som én mellemværdi uden fortegn på to gange størrelsen, hvorfra 64-/128-bit værdien udtrækkes fra den byte, der er angivet i kommandoens direkte konstante argument.

Byte shuffling

• PSHUFB - (Packed Shuffle Bytes)
  • Input — { A 0 , A 1 , A 2 ,.. A 7 /A 15 }, { B 0 , B 1 , B 2 , .. B 7 /B 15 }
  • Output - { [A B0 A B1 A B2 ...] }

Byte-permutation, hver resultatbyte er en byte fra det første argument, bestemt af den tilsvarende byte fra det andet argument (hvis byten er negativ, skrives nul ind i resultatbyten, ellers bruges de lave 3 eller 4 bits som bytenummer i det første argument).

Multiplikationer

• PMULHRSW - (Packed Multiply High med runde og skala)
  • Input — { A0, A1… }, { B0, B1… }
  • Output - { A0 * B0, A1 * B1 ... }

Argumenterne A og B behandles som vektorer af 16-bit fortegnsfastpunktstal repræsenteret i området [-1,+1) (dvs. 0x4000 er 0,5 og 0xa000 er -0,75 osv.), der multipliceres med hinanden med korrekte afrunding.

• PMADDUBSW - (Multiply og tilføj pakkede signerede og usignerede bytes)
  • Input - { A0, A1, A2, A3,.. }, { B0, B1, B2, B3,.. }
  • Output - { (A0*B0+A1*B1), (A2*B2+A3*B3), … }

En byte-for-byte multiplikation af vektorerne A og B udføres, mellemliggende 16-bit resultater tilføjes parvis med mætning og gives som et resultat.

Vandrette heltal adderinger/subtraktioner

• PHSUBW , PHSUBD - (Packed Horizontal Subtract (16- eller 32-bit felter))
  • Input - { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Output - { A0-A1 A2-A3 ... B0-B1 B2-B3 ... }

Vandret subtraktion af heltal 16/32-bit felter.

• PHSUBSW - (Packed Horizontal Subtract and Saturate Words (16-bit felter))
  • Input - { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Output - { A0-A1 A2-A3 B0-B1 B2-B3 }

Vandret subtraktion af heltal 16-bit felter med mætning.

• PHADDW , PHADDD - (Pakket vandret tilføjelse (16-bit eller 32-bit felter))
  • Input - { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Output - { A0 + A1 A2 + A3 ... B0 + B1 B2 + B3 ... }

Horisontal tilføjelse af heltal 16/32-bit felter.

• PHADDSW - (Packed Horizontal Add and Saturate Words (16-bit felter))
  • Input - { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Output - { A0 + A1 A2 + A3 ... B0 + B1 B2 + B3 ... }

Horisontal tilføjelse af heltal 16-bit felter med mætning.

Processorer, der understøtter SSSE3

• Intel :
  • Xeon 5100-serien
  • Xeon 5300-serien
  • Xeon 3000-serien
  • Xeon E3
  • Xeon E5
  • Xeon E7
  • Core2 Duo
  • Core 2 Quad
  • Core 2 Extreme
  • Core i3
  • Core i5
  • Core i7
  • Pentium Dual Core
  • Celeron (Celeron 4xx, Conroe-L kerne)
  • Celeron Dual Core
  • Celeron M 500-serien
  • Intel Atom
• AMD :
  • Bobcat (E-240, E-350, C-30, C-50)
  • Bulldozer
  • Zen
• VIA :
  • Nano

Litteratur

• Specifikation for Core 2 Mobile

• Intel Paper, der anerkender eksistensen af ​​SSSE3 og beskriver SSE4

• Beskrivelse af kommandosystemet, hvor SSSE3 instruktioner er skrevet

• Intel 64 and IA-32 Architectures Software Developer's Manual Volume 2B  (utilgængeligt link)