Intel i860

Den aktuelle version af siden er endnu ikke blevet gennemgået af erfarne bidragydere og kan afvige væsentligt fra den version , der blev gennemgået den 6. marts 2021; checks kræver 2 redigeringer .
Intel i860
CPU
Produktion fra 1989 til (?)1995
Udvikler Intel
Fabrikant
  • Intel/Intel Corporation
Instruktionssæt RISC
Stik
Kerner
i960

i860 (også kendt som 80860 og kodenavnet N10 ) er en 32/64 bit RISC- mikroprocessor fra Intel , først udgivet i 1989. Sammen med i960 er det et af virksomhedens første forsøg på at lave et helt nyt instruktionssæt efter fejlen i iAPX 432 i 1980'erne .

i860 blev udgivet så højtideligt, at det overskyggede udgivelsen af ​​i960, som mange betragtede som en mere vellykket udvikling. Denne processor opnåede aldrig kommerciel succes, og projektet blev aflyst i midten af ​​1990'erne . Det blev brugt i grafiske undersystemer - såsom NeXT Dimension-udvidelseskortet til NeXT Cube -computere , såvel som i computere med Intel iPSC/860 massivt parallel arkitektur . Ikke længere produceret på grund af manglende kommerciel succes.

Tekniske funktioner

i860-mikroprocessoren kombinerede en række tekniske funktioner, der var unikke for den tid, især brugen af ​​VLIW-arkitekturen og tilstedeværelsen af ​​kraftfuld understøttelse af højhastigheds-floating point-operationer. Processoren havde en 32-bit ALU ( arithmetic logic unit ) og en 64-bit matematisk coprocessor , bestående af en adder , en multiplikator og en grafisk operationsenhed. Processoren havde separate pipelines til ALU, adder og multiplikator og kunne udføre op til tre operationer pr. ur.

Processoren havde en funktion, der var specifik for VLIW-arkitekturen - for samtidig at udføre to instruktioner, skulle adderen og floating-point-multiplikatoren konfigureres i software. Dette krævede, at compilere omhyggeligt valgte rækkefølgen af ​​instruktioner i objektmoduler for at sikre konstant indlæsning af eksekveringsenheder. I nutidens superskalararkitekturer udføres denne omarrangering i farten af ​​processorens skemalægger, men kompleksiteten af ​​skemalæggeren begrænsede dens brug i tidlige RISC-arkitekturer. I i860 blev der gjort et forsøg på at undgå omarrangering af instruktioner i processorkernen og at flytte denne funktion til compileren. Dette muliggjorde en enklere kerne og frigjorde plads til præstationsforbedrende eksekveringsenheder. I praksis viste det sig at være ekstremt vanskeligt at oprette en sådan compiler. Med en teoretisk processorhastighed på 60-80 megaflops kunne koden genereret af compileren næppe nå 10 megaflops [1] . Som et resultat var i860 i stand til at udføre visse grafik- og flydende kommaalgoritmer ved usædvanlig høje hastigheder, men dens ydeevne i generelle applikationer var træg, og den var vanskelig at programmere effektivt.

Noter

  1. ↑ D. H. Bailey, E. Barszcz, R. A. Fatoohi, H. D. Simon, S. Weeratunga. Ydelsesresultater på Intel Touchstone Gamma-prototypen . — NASA Ames Research Center, 1990. Arkiveret fra originalen den 21. december 2016.

Links