Cray MTA-2

Cray MTA-2 er en multiprocessor delt hukommelse supercomputer ( SM-MIMD ) udgivet af Cray i 2002. Dens usædvanlige design er baseret på Tera-supercomputeren fra Tera Computer Company . Den originale Tera-supercomputer (også kendt som MTA [1] ) viste sig at være svær at masseproducere på grund af dens aggressive logiske indpakning og valgte processorsammenkoblingsteknologi. MTA-2-modellen var et forsøg på at løse disse problemer og samtidig bevare processorarkitekturen. Processoren blev lavet på en enkelt CMOS siliciumchip i stedet for 26 galliumarsenidchips i den originale MTA-model; også den avancerede 4-torus topologi blev erstattet af den mere skalerbare " Cayley graph " topologi [2] . Cray- navnet blev føjet til modellen, efter at Tera Computer Company købte Cray Research- divisionen fra Silicon Graphics i 2000 , fusionerede med denne division og ændrede navn til Cray Inc.

MTA-2-modellen var ikke en kommerciel succes [3] . Kun ét 40-processor system (kaldet "Boomer"; 200 MHz, 160 GB RAM) blev solgt til US Naval Research Laboratory ( NRL ) i 2002 [4] og et andet 4-processor system til Electronic Research Institute navigation ( Electronic Navigation Research Institute , ENRI ) i Japan.

MTA supercomputere var de første til at bruge følgende teknologier (og derefter i andre produkter fra Cray Inc.):

• En simpel helmaskineorienteret programmeringsmodel.
• Hardware multithreading for at skjule forsinkelser i RAM-adgang [5] (op til 128 tråde pr. processor).
• Lav pris for synkronisering mellem tråde.

I 2007 erstattede Cray XMT -modellen Cray MTA-2 .

Noter

1. ↑ Cray MTA. The Promise of Parallelism Realized Arkiveret 16. september 2016 på Wayback Machine / Cray Inc., 2000.
2. ↑ Padua, 2012 , s. 2033.
3. ↑ Cray Inc. i år 2000 og senere / Research and Applications in Global Supercomputing, IGI 2015, ISBN 9781466674622 , side 39: "Tera MTA-systemet blev relanceret som Cray MTA-2. Det var ikke en succes og blev kun sendt til to kunder.”
4. ↑ Arkiveret kopi (link ikke tilgængeligt) . Hentet 6. september 2016. Arkiveret fra originalen 11. august 2017. (ubestemt) 
5. ↑ Karakteriserende applikationer på MTA2 Multithreading Architecture / 48th Cray User Group møde (CUG 2006): "MTA-2 bruger en høj grad af tråd-niveau samtidighed til at skjule hukommelsesadgang latens. Hvis der er nok tråde tilgængelige til en MTA-2-processor".

Litteratur

• udg. David Padua. Encyclopedia of Parallel Computing . - Springer, 2012. - 2366 s. — ISBN 0387098445 .  (Engelsk)

Links

• The Cray MTA-2 Arkiveret 8. marts 2016 på Wayback Machine / Steen, Dongarra, Oversigt over seneste supercomputere, University of Tennessee i Knoxville, 2004.
• 3.1.4 Cray MTA-2 / Fremskridt inden for computere: High Performance Computing. udg. Marvin Zelkowitz, 2009, ISBN 9780080880303 .