Silicium på isolator ( SOI , eng. Silicon on insulator, SOI ) er en teknologi til fremstilling af halvlederenheder baseret på brugen af et tre-lags substrat med en silicium - dielektrisk - silicium -struktur i stedet for almindeligt anvendte monolitiske siliciumwafers . Denne teknologi gør det muligt at opnå en betydelig stigning i hastigheden af mikroelektroniske kredsløb og samtidig reducere strømforbruget og de overordnede dimensioner [1] . Så for eksempel kan den maksimale koblingsfrekvens for transistorer (Ft), lavet i henhold til den teknologiske proces på 130 nm, nå 200 GHz [2] [3] . I fremtiden, under overgangen til teknologiske processer med en mindre størrelse af aktive elementer [4] (allerede eksisterende 22 nm, eller kun under udvikling nu[ hvornår? ] 10 nm), er en endnu større stigning i denne indikator mulig. Ud over det egentlige navn på teknologien bruges udtrykket "silicium på en isolator" også ofte som navnet på overfladelaget af silicium i en SOI-struktur.
Silicium-på-isolator-substratet er en tre-lags pakke, der består af en monolitisk silicium wafer, et dielektrikum og et tyndt silicium overfladelag placeret på det. Siliciumdioxid SiO 2 eller meget sjældnere safir kan fungere som et dielektrikum (i dette tilfælde kaldes teknologien " silicium på safir " eller SOS ) . Yderligere produktion af halvlederenheder ved hjælp af det resulterende substrat er i det væsentlige ikke forskellig fra den klassiske teknologi, hvor en monolitisk siliciumwafer anvendes som et substrat.
Først og fremmest finder SOI-teknologi anvendelse i digitale integrerede kredsløb (især i mikroprocessorer ), hvoraf de fleste i øjeblikket er implementeret ved hjælp af CMOS (komplementær logik på MOSFET'er ). Når man bygger et kredsløb ved hjælp af denne teknologi, bruges det meste af den forbrugte strøm på at oplade den parasitære kapacitans af det isolerende kryds i det øjeblik, transistoren skifter fra en tilstand til en anden, og den tid, hvor denne opladning finder sted, bestemmer den samlede hastighed af kredsløb. Den største fordel ved SOI-teknologien er, at det på grund af overfladelagets tyndhed og isoleringen af transistoren fra siliciumbasen er muligt at reducere parasitisk kapacitans mange gange og dermed reducere dens opladningstid kombineret med strømforbrug .
En anden fordel ved SOI-teknologien er dens fremragende strålingsmodstand mod ioniserende stråling, så denne teknologi er meget udbredt til rumfart og militært elektronisk udstyr.
Ulempen ved SOI-teknologi er de høje omkostninger.
I øjeblikket er de mest almindelige SOI-substrater, hvor siliciumdioxid fungerer som en isolator. Sådanne substrater kan opnås på forskellige måder, hvoraf de vigtigste er: ionimplantation , wafer-splejsning , kontrolleret spaltning og epitaksi [5] .
Ionimplantationsteknologi er også kendt som ionimplantation , oxygenimplantation, ionsyntese af nedgravede dielektriske lag og SIMOX ( Separation by IM plantation of OX ygen ). Ved brug af denne teknologi udsættes en monolitisk siliciumwafer for intensiv mætning med oxygen ved at bombardere overfladen af waferen med dens ioner , efterfulgt af udglødning ved høj temperatur, hvilket resulterer i, at der dannes et tyndt overfladelag af silicium på oxidet lag. Indtrængningsdybden af urenheder afhænger af deres energiniveau, og da SOI-teknologien indebærer en tilstrækkelig stor tykkelse af det isolerende lag, skal komplekse højstrøms oxygenionacceleratorer bruges til fremstilling af substrater. Dette forårsager den høje pris på substrater fremstillet ved hjælp af denne teknologi, og den høje tæthed af defekter i arbejdslagene er en alvorlig hindring for masseproduktion af halvlederenheder.
Ved brug af wafer bonding udføres dannelsen af overfladelaget ved direkte splejsning af den anden silicium wafer med et lag dioxid . For at gøre dette udsættes plader, der er glatte, rensede og aktiverede ved kemisk eller plasmabehandling, for kompression og udglødning, som et resultat af hvilke kemiske reaktioner sker ved pladegrænsen, hvilket sikrer deres forbindelse [6] . Denne teknologi er praktisk talt ideel til fremstilling af SOI-substrater med et tykt overfladelag, men efterhånden som dets tykkelse falder, begynder tætheden af defekter i arbejdslaget at stige, og derudover bliver den teknologiske proces mere kompliceret og som et resultat heraf prisen på færdige produkter stiger. Som et resultat heraf har substrater med en overfladelagtykkelse på mindre end en mikrometer, som er mest efterspurgt i produktionen af højhastighedskredsløb med en høj grad af integration, det samme sæt af ulemper som substrater fremstillet ved hjælp af ionimplantationsteknologi [ 5] .
Teknologien for kontrolleret spaltning ( eng. Smart Cut ), udviklet af det franske firma Soitec , kombinerer funktionerne ved ionimplantation og wafer-splejsningsteknologier [7] . Denne proces bruger to monolitiske siliciumwafers. Den første plade gennemgår termisk oxidation, hvilket resulterer i et lag af dioxid på overfladen, derefter udsættes den øvre frontflade for mætning med hydrogenioner ved hjælp af ionindsættelsesteknologi. På grund af dette skabes et spaltningsområde i waferen, langs grænsen af hvilken adskillelsen af den resterende siliciummasse vil passere. Efter afslutning af ionindsættelsesproceduren vendes pladen og placeres med forsiden nedad på den anden plade, hvorefter de splejses. I det sidste trin udføres adskillelsen af den første plade, som et resultat af hvilken et lag af dioxid og et tyndt overfladelag af silicium forbliver på overfladen af den anden. Den adskilte del af den første plade bruges i et nyt produktionsforløb.
Produktionen af SOI-substrater ved hjælp af kontrolleret spaltningsteknologi kræver et stort antal operationer, men kun standardudstyr anvendes i processen. Derudover er en vigtig fordel ved pladerne opnået ved denne teknologi den lave tæthed af defekter i arbejdslaget.
Ved anvendelse af epitaksial teknologi ( engelsk frømetode ) dannes overfladelaget ved at dyrke en siliciumfilm på overfladen af dielektrikumet. Aktive elementer produceret på sådanne substrater viser fremragende ydeevne, men et stort antal teknologiske problemer forbundet med den epitaksiale proces er stadig[ hvornår? ] giver ikke muligheder for masseintroduktion af denne teknologi.
En liste over en række enheder fremstillet ved hjælp af SOI-substrater er givet nedenfor.
Den niende generation af Intel Core 2-processorer , lavet i henhold til 65 nm -procesteknologien , er tværtimod lavet på basis af konventionelle monolitiske siliciumwafere.